低频芯片自动布局布线方法

摘要

本发明公开了一种低频芯片自动布局布线方法，包括制定自动布局布线设计流程、增加单元库时序模型和时序再确认。自动布局布线设计流程制定包含关键点：最大转换时间和最大负载的违反可以忽视，增加单元库时序模型是仅增加有最大转换时间和最大负载违反的逻辑单元，时序再确认是指采用原来的及新增加的时序模型作最终时序验证。本发明可以在保证芯片可靠性不受影响的前提下，大大减小芯片的面积、节约设计成本。

主权项

一种低频芯片自动布局布线方法，包含如下几个步骤：第1步，制定低频芯片的自动布局布线设计流程，不考虑最大转换时间及最大负载的设计规则违反，进行版图设计；第2步，进行第一次时序验证，整理出有最大转换时间或最大负载违反的标准单元类型；第3步，重新生成第2步中整理的标准单元类型的时序模型；第4步，采用新产生的标准单元时序模型相应替换原时序模型作第二次时序验证；第5步，修复第二次时序验证中有违反的路径时序；第6步，进行第三次时序验证，确保路径时序及设计规则检查均符合设计要求。