发明名称 配线电路的形成方法
摘要 本发明的目的在于提供一种配线电路的形成方法,在以上表面形成有凹部的基板为对象的基于描画涂敷的配线电路的形成中,能够通过简单的涂敷机构使生产性提高。在形成从台阶差上端部(12a)到台阶差下端部(12b)的台阶差面电路(13b)时,使排出嘴一边排出粘性体(P)一边在水平方向上移动而将两端分别被台阶差上端部(12a)以及排出嘴保持的粘性体的线状体(P*)悬空地形成,然后,停止粘性体(P)的排出并将线状体(P*)和排出嘴的结合部切断,使线状体(P*)绕台阶差上端部(12a)垂下并附着在台阶差面(12)上。由此,在以形成有凹部(10)的基板(3)为对象的基于描画涂敷的配线电路(13)的形成中,能够通过简单的涂敷机构来提高生产性。
申请公布号 CN103857198A 申请公布日期 2014.06.11
申请号 CN201310524783.9 申请日期 2013.10.30
申请人 松下电器产业株式会社 发明人 田中淳也;冈村浩志;冈本健二;池田政典
分类号 H05K3/32(2006.01)I 主分类号 H05K3/32(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 刘晓迪
主权项 一种配线电路的形成方法,在上表面形成有凹部的基板上形成经由所述上表面和所述凹部的底面的台阶差面而使所述上表面和所述底面导通的配线电路,其特征在于,包括:配线电路形成工序,通过使从排出嘴排出的具有导电性的粘性体附着在电路形成面上而形成所述配线电路;第一工序,在所述上表面形成直至表示所述台阶差面的上端的台阶差上端部的上表面电路;第二工序,形成从所述台阶差上端部到表示所述台阶差面的下端的台阶差下端部的台阶差面电路的第二工序,所述第二工序包括:线状体形成工序,通过使所述排出嘴一边排出所述粘性体一边从所述台阶差上端部向所述凹部的方向在水平方向上移动与所述台阶差面电路的长度尺寸对应的规定距离,从而将两端分别被所述台阶差上端部以及所述排出嘴保持的所述粘性体的线状体悬空地形成;线状体切断工序,在所述线状体形成工序之后,停止所述粘性体从所述排出嘴的排出并将所述线状体和所述排出嘴的结合部切断;线状体垂下工序,使与所述排出嘴的结合部被切断后的所述线状体绕所述台阶差上端部垂下并附着在所述台阶差面上。
地址 日本大阪府
您可能感兴趣的专利