发明名称 |
半导体器件及半导体器件的制造方法 |
摘要 |
一种半导体器件及其制造方法,该半导体器件包括:复合半导体层,设置在衬底上方;多个源电极和多个漏电极,设置在所述复合半导体层上方;多个第一通路,每个所述第一通路被配置为穿通所述复合半导体层并耦合至所述多个源电极中相应的一个源电极;多个第二通路,每个所述第二通路被配置为穿通所述复合半导体层并耦合至所述多个漏电极中相应的一个漏电极;共源配线,被配置为耦合至所述多个第一通路并埋置在所述衬底中;以及共漏配线,被配置为耦合至所述多个第二通路并埋置在所述衬底中。本发明能够简化半导体器件的制造工艺、降低成本及改善半导体器件的电气特性。 |
申请公布号 |
CN102074571B |
申请公布日期 |
2014.06.04 |
申请号 |
CN201010552511.6 |
申请日期 |
2010.11.17 |
申请人 |
富士通株式会社 |
发明人 |
冈本直哉 |
分类号 |
H01L29/00(2006.01)I;H01L29/812(2006.01)I;H01L21/338(2006.01)I |
主分类号 |
H01L29/00(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
姜燕;陈晨 |
主权项 |
一种半导体器件,包括:复合半导体层,被设置在衬底上方;多个源电极和多个漏电极,被设置在所述复合半导体层上方;多个源极配线,设置在所述多个源电极上方,每个所述源极配线被耦接至对应的所述多个源电极之一;多个漏极配线,设置在所述多个漏电极上方,每个所述漏极配线被耦接至对应的所述多个漏电极之一;以及所述源极配线和漏极配线交替布置在所述复合半导体层上方;多个栅极配线,设置在所述复合半导体层上方,每个所述栅极配线被设置在每个所述源极配线之间,且每个所述栅极配线被耦接至共栅配线;多个第一通路,每个所述第一通路被配置为穿通所述复合半导体层并被耦合至所述多个源电极中相应的一个源电极;多个第二通路,每个所述第二通路被配置为穿通所述复合半导体层并被耦合至所述多个漏电极中相应的一个漏电极;共源配线,被配置为被耦合至所述多个第一通路并被埋置在所述衬底中;以及共漏配线,被配置为被耦合至所述多个第二通路并被埋置在所述衬底中,其中所述共源配线和所述共漏配线被形成在所述衬底的背面中。 |
地址 |
日本国神奈川县川崎市 |