发明名称 |
存储器的适应性擦除和软编程 |
摘要 |
非易失性存储器件的擦除序列包括:擦除操作(910),其后跟有软编程操作(930)。擦除操作例如经由衬底将一个或多个擦除脉冲施加到存储元件(920),直到满足擦除电平(924)。跟踪并记录擦除脉冲的数量(926),作为存储器件已经经历的编程-擦除周期的数量的指示。软编程操作(930)将软编程脉冲(944)施加到存储元件,直到满足软编程验证电平(950)。基于擦除脉冲的数量,通过对于作为擦除脉冲的数量的函数的具体数量的初始软编程脉冲跳过验证操作(946)来缩短软编程操作时间。此外,可以最优化软编程操作的特性,诸如开始幅度、步长大小或脉冲持续时间。 |
申请公布号 |
CN102292775B |
申请公布日期 |
2014.05.21 |
申请号 |
CN200980154949.4 |
申请日期 |
2009.09.23 |
申请人 |
桑迪士克科技股份有限公司 |
发明人 |
李世俊;G.J.赫明克 |
分类号 |
G11C11/56(2006.01)I;G11C16/04(2006.01)I;G11C16/16(2006.01)I;G11C16/34(2006.01)I |
主分类号 |
G11C11/56(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
黄小临 |
主权项 |
一种操作非易失性存储器的方法,包括:将一个或多个擦除脉冲(Verase1‑Verase8)施加到非易失性存储元件集合(1100),直到满足第一验证条件(Verase verify);确定施加的擦除脉冲的计数(Nerase);以及将数量为Nspgm‑skip的一个或多个软编程脉冲(Vspgm1‑Vspgm5)施加到所述非易失性存储元件集合而不进行验证操作,随后将一个或多个另外的软编程脉冲(Vspgm6‑Vspgm15)施加到所述非易失性存储元件集合,直到满足第二验证条件(Vspgm verify),所述Nspgm‑skip基于所述计数,所述一个或多个另外的软编程脉冲的每个软编程脉冲后跟有验证操作(710、712、714、810、812)。 |
地址 |
美国得克萨斯州 |