一种多通道闪存芯片阵列结构及其写入和读出方法

摘要

本发明涉及一种多通道闪存芯片阵列结构及其写入和读出方法，解决现有技术中闪存数据读写速度慢的缺陷。包括由闪存芯片，数据总线、控制总线和片选信号线构成的多个通道，每个闪存芯片对应与一条片选信号线，每个芯片的片选信号线独立，每个通道内的所有闪存芯片公用独立于其他通道的一条数据总线和一条控制总线。数据写入时，命令和地址信息通过命令接口传递给命令解析单元；启动数据接口管理单元和通道仲裁单元；通道仲裁单元根据地址信息进行通道的预分配，并传递给通道仲裁单元和数据分配单元；把数据写入对应通道的缓存中，然后由通道仲裁单元启动相应的闪存时序产生模块；最后写入闪存芯片中。闪存读写速度快，数据写入可靠性高。

主权项

一种多通道闪存写入方法，其特征在于：包含以下步骤：1]、命令和地址信息通过命令接口传递给命令解析单元；2]、命令解析单元收到命令后，启动数据接口管理单元和通道仲裁单元；3]、通道仲裁单元根据地址信息进行通道的预分配，同时，数据接口管理单元从数据接口读取数据，并传递给通道仲裁单元和数据分配单元；4]、数据分配单元根据已经分配好的通道号，直接把数据写入对应通道的缓存中，然后由通道仲裁单元启动相应的闪存时序产生模块；5]、相应的闪存时序产生模块将该通道缓存中的数据通过与闪存时序产生模块相应的通道内的公用控制总线和数据总线写入闪存芯片中；6]、当数据分配单元完成向某通道的数据写入后，仍有数据需要写入时，又可重新从数据接口读取数据，进行下一周期的数据写入工作；命令解析单元、数据接口管理单元、通道仲裁单元和数据分配单元协同工作，只负责数据接口上数据向空闲通道缓存的搬移；所述闪存时序产生模块负责数据向本通道内各个闪存芯片的写入；这两部分并行工作；每个通道的闪存时序产生模块在管理该通道的芯片时，当写完第一个芯片组后，让当前芯片组的芯片处于写等待状态，立即转入下一个芯片的操作，并不因为第一组芯片处于写等待状态而使得总线空闲；以此类推，当循环操作一周后回到第一个芯片组，刚好第一组芯片的写等待时间完成，又可进行下一轮的操作。