发明名称 用于半导体制造的集成工具
摘要 本发明涉及一种用于通过减少在制造工艺期间的排队时间来减少在制造半导体器件时的缺陷的集成工具。该集成工具可以包括:包括至少一个抛光模块的至少一个抛光工具;以及包括至少一个沉积室的至少一个沉积工具。至少一个抽空室可以将抛光工具连接到沉积工具。至少一个抽空室包括通道,经过该通道传递半导体器件。通过减少在制作工艺的各种阶段的排队时间来减少半导体器件中的缺陷。
申请公布号 CN103681409A 申请公布日期 2014.03.26
申请号 CN201310367953.7 申请日期 2013.08.20
申请人 意法半导体公司 发明人 J·H·张
分类号 H01L21/67(2006.01)I 主分类号 H01L21/67(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 王茂华
主权项 一种用于减少在制造半导体器件时的缺陷的集成工具,所述集成工具包括:抛光工具,包括至少一个抛光模块;第一沉积工具,包括至少一个沉积室;至少一个抽空室,将所述抛光工具连接到所述沉积工具,所述至少一个抽空室包括通道,经过所述通道传递所述半导体器件;以及至少一个传送机构,用于经过所述通道并且向所述至少一个抽空室中传递所述半导体器件。
地址 美国得克萨斯州