具有区间匹配功能的CAM存储单元、字电路及存储器

摘要

本发明提出一种具有区间匹配功能的CAM存储单元、CAM字电路和CAM存储器。其中，该具有区间匹配功能的CAM存储单元包括读写及存储单元100、第一MOS管MN1、第二MOS管MN2、第三MOS管MN3、第四MOS管MN4、相互串联的第五MOS管MN5和第六MOS管MN6、以及相互串联的第七MOS管MN7和第八MOS管MN8。本发明实施例能够有效地改善电路的漏电功耗。同时，本发明实施例还能给在不增加晶体管个数的基础上有效地加快操作控制字的写入时间，从而能够极大地提高CAM存储器的性能。

主权项

一种具有区间匹配功能的内容可寻址存储器CAM单元模块，其特征在于，包括：M个相互串联的具有区间匹配功能的内容可寻址存储器CAM存储单元，其中，第N‑1个内容可寻址存储器CAM存储单元的第一输出与第N个内容可寻址存储器CAM存储单元的第一输入（EQ path）相连，且第M个内容可寻址存储器CAM存储单元的第一输出接地以形成EQ链路，所述第N‑1个内容可寻址存储器CAM存储单元的第二输出与所述第N个内容可寻址存储器CAM存储单元的第二输入（GE path）相连以形成GE链路，所述M和N为整数，且N小于等于M，其中，所述内容可寻址存储器CAM存储单元包括：读写及存储单元，所述读写及存储单元分别与字线（WL）以及位线（BL）相连，且所述读写及存储单元具有第一端（D）和第二端（D#），其中，第二端（D#）为所述第一端（D）的逻辑非，所述读写及存储单元进一步包括：相互反向并联的第一反相器和第二反相器，所述第一反相器和所述第二反相器之间的两个节点分别为所述读写及存储单元的第一端（D）和第二端（D#）；以及第九MOS管（MN9）和第十MOS管（MN10），所述第九MOS管（MN9）和第十MOS管（MN10）的栅极分别与所述字线（WL）相连，且所述第九MOS管（MN9）和第十MOS管（MN10）的第一端分别与所述读写及存储单元的第一端（D）和第二端（D#）相连，且所述第九MOS管（MN9）的第二端与第一位线（BL）相连，所述第十MOS管（MN10）的第二端与第二位线（BL#）相连，其中，所述第九MOS管（MN9）和第十MOS管（MN10）均为NMOS管；第一MOS管（MN1）和第二MOS管（MN2），所述第一MOS管（MN1）和第二MOS管（MN2）的第一端分别与第一输入（EQ path）和第二输入（GE path）相连，且所述第一MOS管（MN1）和第二MOS管（MN2）的第二端分别作为第一输出和第二输出；相互串联的第五MOS管（MN5）和第六MOS管（MN6），所述第五MOS管（MN5）和第六MOS管（MN6）的栅极分别与所述读写及存储单元的第一端（D）和第二端（D#）相连，且所述第五MOS管（MN5）的第一端与第三输入（SL）相连，所述第六MOS管（MN6）的第一端与第四输入（SL#）相连，所述第五MOS管（MN5）和第六MOS管（MN6）之间的节点与所述第一MOS管（MN1）和第二MOS管（MN2）的栅极均相连；相互串联的第七MOS管（MN7）和第八MOS管（MN8），所述第七MOS管（MN7）和第八MOS管（MN8）的栅极分别与所述读写及存储单元的第二端（D#）和第一端（D）相连，且所述第七MOS管（MN7）的第一端与第三输入（SL）相连，所述第八MOS管（MN8）的第一端与第四输入（SL#）相连，其中，所述第四输入（SL#）为所 述第三输入（SL）的逻辑非；第三MOS管（MN3），所述第三MOS管（MN3）的栅极与所述第七MOS管（MN7）和第八MOS管（MN8）之间的节点相连，且所述第三MOS管（MN3）的第一端与所述第二输入（GE path）相连；和第四MOS管（MN4），所述第四MOS管（MN4）的栅极与所述第三输入（SL）相连，所述第四MOS管（MN4）的第一端与所述第三MOS管（MN3）的第二端相连，且所述第四MOS管（MN4）的第二端接地，其中，所述第一MOS管（MN1）至所述第八MOS管（MN8）均为NMOS管。