集成电路及其操作方法

摘要

本发明涉及集成电路及其操作方法。集成电路包括一主-从触发器、一选择逻辑电路以及一通道结构。选择逻辑电路选择使能或禁能至少一时钟信号。通道结构根据被使能的时钟信号，将一数据信号传送至主-从触发器。由于选择逻辑是设计在时钟路径之中，而不是在数据路径之中，故可大幅降低此设定时间。借由将选择逻辑设计在时钟路径之中，而不是在数据路径之中，可降低数据信号的上升边缘及下降边缘的时间，因而优于公知技术。然而，由于触发器电路的时钟信号及反相时钟信号并不会经过选择逻辑，因此，输入时钟信号与输出/反馈信号之间的延迟并不会受到影响。

主权项

一种集成电路，包括：一主‑从触发器；一选择逻辑电路，用以选择性地使能或禁能至少一时钟信号；以及一通道结构，根据被使能的时钟信号，传送一数据信号给予该主‑从触发器，其中该选择逻辑电路接收一控制信号，并且根据该控制信号，选择性地使能或禁能该至少一时钟信号，其中该选择逻辑电路具有至少两个多工器以及一解码电路，该至少两个多工器各自接收一禁能信号以及一主时钟信号，该解码电路根据该控制信号，输出一第一多工器控制给予该至少两个多工器的一者，以及输出一第二多工器控制给予该至少两个多工器的另一者，该至少两个多工器的一者根据该第一多工器控制，输出该禁能信号或该主时钟信号，该至少两个多工器的另一者根据该第二多工器控制，输出该禁能信号或该主时钟信号，借由输出该禁能信号或该主时钟信号，该至少两个多工器可禁能或使能该至少一时钟信号。