发明名称 具有降低的数据存储要求的存储器的多遍编程
摘要 多遍编程操作中降低非易失性存储器件中的邻近浮置栅极之间的耦合效应,同时降低编程数据存储需求。在一种方法中,按无序或Z形字线顺序来编程存储元件。利用粗略编程遍来编程具体字线,然后利用精细编程遍来编程另一字线,然后读该具体字线。在利用导致与该具体字线的存储元件的耦合干扰的粗略编程遍来编程另一字线之前,读该具体字线。读取的数据随后用于对该具体字线进行精细编程遍。这避免了同时存储多条字线的编程数据的需要,使得可以降低存储硬件的大小以及功耗。
申请公布号 CN102150216B 申请公布日期 2014.03.12
申请号 CN200980135261.1 申请日期 2009.09.09
申请人 桑迪士克科技股份有限公司 发明人 三轮达;格里特.J.赫明克
分类号 G11C11/56(2006.01)I;G11C16/34(2006.01)I 主分类号 G11C11/56(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 黄小临
主权项 一种用于操作非易失性存储器的方法,包括:(a)编程(S3)具体字线的具体非易失性存储元件(208‑222)以将其阈值电压升高到在粗略验证电平(VVA‑COARSE、VVB‑COARSE、VVC‑COARSE)以上的第一电平,包括验证该阈值电压在所述粗略验证电平以上,所述粗略验证电平与所述具体非易失性存储元件的目标数据状态(A、B、C)相关联;(b)在所述验证之后,编程(S4)与所述具体非易失性存储元件串联连接的至少一个其他非易失性存储元件;(c)在编程所述至少一个其他非易失性存储元件之后读(S5)所述具体非易失性存储元件,以确定所述具体非易失性存储元件的所述阈值电压已经升高到所述粗略验证电平以上;(d)响应于所述读,进一步编程(S7)所述具体非易失性存储元件,以将其阈值电压从所述第一电平升高到在与所述目标数据状态相关联的精细验证电平(VVA‑FINE、VVB‑FINE、VVC‑FINE)以上的第二电平。
地址 美国得克萨斯州
您可能感兴趣的专利