替代双端口静态存储器的存储器结构

摘要

本发明公开了一种替代双端口静态存储器的存储器结构，包括：多个单端口静态存储器和多个选择电路；每个单端口静态存储器具有独立的时钟和总线信号以及独立的空满状态标志位；所述选择电路具有两个访问端，时钟和总线信号分别输入到两个访问端，该选择电路的输出端连接到单端口静态存储器；选择电路的控制信号包括数据流方向信号和单端口静态存储器的空满状态标志位输出信号。选择电路在所述控制信号的控制下，用于切换单端口静态存储器的时钟和总线信号，根据数据流的方向和单端口静态存储器的空满状态将单端口静态存储器的时钟切换到相应访问端的工作时钟上。本发明能使芯片的面积减小，降低芯片的成本。

主权项

一种替代双端口静态存储器的存储器结构，其特征在于，包括：多个单端口静态存储器和多个选择电路；每个单端口静态存储器具有独立的时钟和总线信号以及独立的空满状态标志位；所述选择电路具有第一访问端和第二访问端两个访问端，每个访问端分别输入各自的时钟和总线信号，该选择电路的输出端连接到所述单端口静态存储器；所述选择电路的控制信号包括数据流方向信号和单端口静态存储器的空满状态标志位输出信号。所述选择电路在所述控制信号的控制下，用于切换单端口静态存储器的时钟和总线信号，根据数据流的方向和单端口静态存储器的空满状态将单端口静态存储器的时钟切换到相应访问端的工作时钟上。