| 摘要 |
本发明提出一种写入操作时降低电源电压之单埠静态随机存取记忆体(Single port SRAM)，其系包括一记忆体阵列，该记忆体阵列系由复数列记忆体晶胞与复数行记忆体晶胞所组成，每一列记忆体晶胞与每一行记忆体晶胞各包括有复数个记忆体晶胞(1)；一第一偏压电路(2)；一第二偏压电路(3)；复数个放电路径(4)，每一列记忆体晶胞设置一个放电路径(4)；以及复数个写入电压控制电路(5)，每一列记忆体晶胞设置一个写入电压控制电路(5)。该等记忆体晶胞(1)系连接在一高电压节点(VH)与一低电压节点(VL)之间，该等写入电压控制电路(5)于对应之一控制信号(CTL)为代表选定写入状态之逻辑高位准时，将一低电源供应电压(LVDD)供应至该高电压节点(VH)，俾藉由写入操作时降低电源电压以有效避免写入逻辑1相当困难之问题；而于待机模式(standby mode)时，则藉由将该低电源供应电压(LVDD)供应至该高电压节点(VH)以及将较接地电压为高之一电压位准供应至该低电压节点(VL)，以有效降低静态随机存取记忆体之功率消耗；再者，为了于高记忆容量及/或高速操作时仍能具有高可靠性与高稳定性之写入操作，以及为了于待机模式时确实将该高电压节点(VH)固定在该低电源供应电压(LVDD)之位准，本发明于每一列记忆体晶胞设置一个放电路径(4)。结果，本发明所提出之写入操作时降低电源电压之单埠静态随机存取记忆体，不但可有效避免知具单一位元线之单埠SRAM所存在写入逻辑1相当困难之问题，并且也能兼具待机模式时降低漏电流之功效，同时即使于高记忆容量及/或高速操作时仍能具有高可靠性与高稳定性之写入操作。 |
