主权项 |
1.一种半导体装置打线方法,该半导体装置包含一导电引线形成一基板或导线架之部分,以及一半导体晶片具有一晶片焊垫设于其正面,该方法包含:形成一凸块下金属层(UBM)覆盖于该晶片之正面包括该晶片焊垫;形成一金突块于该突块下金属层上,其位置对应于该晶片焊垫;以该金突块为遮蔽蚀刻该凸块下金属层;及以球接合方式连接一焊线之一端于该导电引线,然后以压印接合方式连接该焊线之另一端至晶片焊垫上的金凸块。2.依申请专利范围第1项之半导体装置打线方法,该凸块下金属层形成步骤系包含形成一钛–钨层覆盖于该晶片之正面包括该晶片焊垫,以及形成一金层覆盖于该钛–钨层。3.一种半导体装置打线方法,该半导体装置包含一导电引线形成一基板或导线架之部分,以及一半导体晶片具有晶片焊垫设于其正面,该方法包含:无电极电镀一镍层于该晶片之晶片焊垫上,以及无电极电镀一金层于该镍层上而在晶片焊垫上形成一突块;及以球接合方式连接一焊线之一端于该导电引线,然后以压印接合方式连接该焊线之另一端至晶片焊垫上的凸块。4.依申请专利范围第3项之半导体装置打线方法,其中该镍层之厚度为约10m至约20m,该金层之厚度为的1m或更小。5.一种半导体装置打线方法,该半导体装置包含一第一晶片以及一第二晶片各包含一晶片焊垫,该方法包含:形成一凸块下金属层(UBM)覆盖于该第一晶片之正面包括其晶片焊垫;形成一金突块于该突块下金属层上,其位置对应于该第一晶片之晶片焊垫;以该金突块为遮蔽蚀刻该凸块下金属层;及以球接合方式连接一焊线之一端于该第二晶片之晶片焊垫,然后以压印接合方式连接该焊线之另一端至该第一晶片之晶片焊垫上的金凸块。6.依申请专利范围第5项之半导体装置打线方法,该凸块下金属层形成步骤系包含形成一钛–钨层覆盖于该每一个晶片之正面包括其晶片焊垫,以及形成一金层覆盖于该钛–钨层。7.一种半导体装置打线方法,该半导体装置包一第一半导体晶片以及一第二半导体晶片,其各包含一晶片焊垫,该方法包含:无电极电镀一镍层于第一晶片之晶片焊垫上,以及无电极电镀一金层于该镍层上而在第一晶片的晶片焊垫上形成一突块;及以球接合方式连接一焊线之一端于该第二晶片之晶片焊垫,然后以压印接合方式连接该焊线之另一端至第一晶片的晶片焊垫上的凸块。8.依申请专利范围第7项之半导体装置打线方法,其中该镍层之厚度为约10m至约20m,该金层之厚度为约1m或更小。9.一种多晶片封装构造制造方法,其包含下列步骤:提供一第一晶片以及一第二晶片,其各具有晶片焊垫设于其正面;形成一凸块下金属层(UBM)覆盖于每一个晶片之正面包括其晶片焊垫;形成金突块于该突块下金属层上,其位置对应于晶片焊垫;以金突块为遮蔽蚀刻该凸块下金属层;固定第一晶片至一用以承载晶片之装置,该承载装置设有复数条导电引线;以球接合方式连接复数条下层焊线之一端于承载装置上的导电引线,然后以压印接合方式连接该复数条下层焊线之另一端至第一晶片的晶片焊垫上的金凸块;固定第二晶片至第一晶片之正面;及以球接合方式连接复数条上层焊线之一端于承载装置上的导电引线,然后以压印接合方式连接该复数条上层焊线之另一端至第二晶片的晶片焊垫上的金凸块。10.依申请专利范围第9项之多晶片封装构造制造方法,其中该凸块下金属层形成步骤系包含形成一钛–钨层覆盖于每一个晶片之正面包括的晶片焊垫,以及形成一金层覆盖于该钛–钨层。11.依申请专利范围第9项之多晶片封装构造制造方法,其另包含包覆该第一、第二晶片,该上层、下层焊线以及该承载装置的一部分。12.依申请专利范围第9项的之多晶片封装构造制造方法,其中该承载装置系为一基板。13.依申请专利范围第9项之多晶片封装构造制造方法,其中该承载装置系为一导线架。14.一种多晶片封装构造制造方法,其包含下列步骤:提供一第一晶片以及一第二晶片,其各具有晶片焊垫设于其正面;无电极电镀一镍层于每一个晶片之晶片焊垫上,以及无电极电镀一金层于该镍层上而在晶片焊垫上形成突块;及固定第一晶片至一用以承载晶片之装置,该承载装置设有复数条导电引线;以球接合方式连接复数条下层焊线之一端于承载装置上的导电引线,然后以压印接合方式连接该复数条下层焊线之另一端至第一晶片的晶片焊垫上的凸块;固定第二晶片至第一晶片之正面;及以球接合方式连接复数条上层焊线之一端于承载装置上的导电引线,然后以压印接合方式连接该复数条上层焊线之另一端至第二晶片的晶片焊垫上的凸块。15.依申请专利范围第14项之多晶片封装构造制造方法,其中该镍层之厚度为约10m至约20m,该金层之厚度为的1m或更小。16.依申请专利范围第14项之多晶片封装构造制造方法,其另包含包覆该第一、第二晶片,该上层、下层焊线以及该承载装置的一部分。17.依申请专利范围第14项之多晶片封装构造制造方法,其中该承载装置系为一基板。18.依申请专利范围第14项之多晶片封装构造制造方法,其中该承载装置系为一导线架。图式简单说明:第1图:根据习知技术形成在晶片焊垫与基板焊垫间的焊线连接之剖示图;第2A图以及第2B图:其系用以说明美国专利第5735030号揭示之打线方法;第3图:根据本发明一较佳实施例之半导体封装构造剖示图;第4图:设于晶片焊垫上之金属突块以及连接于其上之焊线放大剖示图;第5图至第6图:其系根据本发明第3图半导体封装构造之制造方法主要制程步骤剖示图;第7图至第8图:其系根据本发明之多晶片封装构造制造方法主要制程步骤剖示图,及第9图:其系为一放大剖示图用以说明根据本发明形成晶片对晶片连接的打线方法。 |