发明名称 | 高速接口的上拉终端电阻检测电路 | ||
摘要 | 本发明公开了一种高速接口的上拉终端电阻检测电路,用于对高速接口的上拉终端电阻的检测,上拉终端电阻检测电路包括检测信号产生模块和输入模块,检测信号产生模块分别与上拉终端电阻和输入模块电连接,检测信号产生模块由使能信号控制,检测信号产生模块输出的检测信号输入至输入模块;当上拉终端电阻处于工作状态时,输入模块的输出信号为逻辑1;当上拉终端电阻处于闲置状态时,输入模块的输出信号为逻辑0。本发明的高速接口的上拉终端电阻检测电路,有效解决了当本地电源无效时,高速接口对本地电源的反灌电问题,使得晶体管不被损坏;在高速接口引入的负载电容最小,保证了高速接口的正常工作速度。 | ||
申请公布号 | CN103475354A | 申请公布日期 | 2013.12.25 |
申请号 | CN201310409923.8 | 申请日期 | 2013.09.10 |
申请人 | 珠海全志科技股份有限公司 | 发明人 | 倪陈志;王洪魁;丁然 |
分类号 | H03K19/0175(2006.01)I | 主分类号 | H03K19/0175(2006.01)I |
代理机构 | 广州华进联合专利商标代理有限公司 44224 | 代理人 | 陈振;李双皓 |
主权项 | 一种高速接口的上拉终端电阻检测电路,用于对高速接口的上拉终端电阻的检测,其特征在于:所述上拉终端电阻检测电路包括检测信号产生模块和输入模块;所述检测信号产生模块分别与所述上拉终端电阻和所述输入模块电连接;所述检测信号产生模块由使能信号控制,所述检测信号产生模块输出的检测信号输入至所述输入模块;当所述上拉终端电阻处于工作状态时,所述输入模块的输出信号为逻辑1;当所述上拉终端电阻处于闲置状态时,所述输入模块的输出信号为逻辑0。 | ||
地址 | 519080 广东省珠海市软件园路一号B6四层 |