| 摘要 |
某些实施例包含具有以下组件之记忆体装置：一字线；一位元线；一记忆体元件，其可选择性地组态成三个或三个以上不同电阻状态中之一个电阻状态；及一个二极体，其经组态以回应于跨越该字线与该位元线施加之一电压而允许一电流自该字线流动穿过该记忆体元件至该位元线，且经组态以无论增加还是降低该电压皆减小该电流。某些实施例包含具有以下组件之记忆体装置：一字线；一位元线；记忆体元件，其可选择性地组态成两个或两个以上不同电阻状态中之一个电阻状态；一第一二极体，其经组态以回应于一第一电压而抑制一第一电流自该位元线流动至该字线；及一第二二极体，其包括一介电材料且经组态以回应于一第二电压而允许一第二电流自该字线流至该位元线。 |
