| 摘要 |
本发明提出一种具放电路径之单埠静态随机存取记忆体，其系包括一记忆体阵列、复数条字元线、复数条位元线、复数个写入电压控制电路(2)以及复数个放电路径(3)，每一列记忆体晶胞设置一个写入电压控制电路(2)以及一个放电路径(3)。该等写入电压控制电路(2)于对应之控制信号(CTL)为代表选定写入状态之逻辑高位准时，一方面将一高电压节点(VH)之电位经由对应之放电路径放电一预定时间，另一方面将一低电源供应电压(LVDD)供应至该高电压节点(VH)，其中该控制信号(CTL)为一写入致能(Write Enable，简称WE)信号与对应之字元线(WL)信号的及闸(AND gate)运算结果，亦即仅于该写入致能(WE)信号与该对应之字元线(WL)信号均为逻辑高位准时，该控制信号(CTL)方为逻辑高位准；而于对应之该控制信号(CTL)为代表非选定写入状态之逻辑低位准时，则将一高电源供应电压(HVDD)供应至该高电压节点(VH)。结果，本发明所提出之具放电路径之单埠静态随机存取记忆体，不但可有效避免写入逻辑1相当困难之问题，并且即使于高记忆容量时仍能具有高可靠性与高稳定性之写入操作。 |
