发明名称 一种能提高晶圆利用率的1分64路芯片
摘要 本实用新型公开了一种能提高晶圆利用率的1分64路芯片,对晶圆的利用率高,制作成本低的一种能提高晶圆利用率的1分64路芯片,包括圆形衬底层,在圆形衬底层上设有圆形下包层,在圆形下包层上设有圆形芯层,在芯层上设有上包层。在圆形芯层划分有若干个为等腰梯形状的大小相等的完整等腰梯形区块,在每个完整等腰梯形区块加工成1分64路的Y形光波导,沿着完整等腰梯形区块的边沿将所述晶圆切割成若干块芯片,并通过封装技术对芯片进行贴盖板封装。本实用新型主用应用于芯片制作时的晶圆利用技术中。
申请公布号 CN203311028U 申请公布日期 2013.11.27
申请号 CN201320286883.8 申请日期 2013.05.22
申请人 杭州天野通信设备有限公司 发明人 张晓川;林尚亚;刘勇;陆昇
分类号 G02B6/125(2006.01)I 主分类号 G02B6/125(2006.01)I
代理机构 杭州杭诚专利事务所有限公司 33109 代理人 尉伟敏
主权项 一种能提高晶圆利用率的1分64路芯片,其特征在于,包括用石英材料制作的圆形衬底层(1),在圆形衬底层的上表面,采用折射率低的纯材料,沉积制作有厚度为16‑30微米的圆形下包层(2);在圆形下包层的上表面,采用折射率高的掺杂材料,沉积制作有厚度为6微米的圆形芯层(3);在圆形芯层的一号轴对称线(9)两侧,对称划分有若干个宽度相等的长条区块(10),并且长条区块的直线边沿与所述一号轴对称线平行,且长条区块沿着与所述一号轴对称线相垂直的圆形芯层的二号轴对称线(11)划分;在每个长条区块内划分有若干个为等腰梯形状的大小相等的完整等腰梯形区块(7),并且所述完整等腰梯形区块的下底边要长于所述完整等腰梯形区块的上底边,完整等腰梯形区块的高度等于长条区块的宽度,每个完整等腰梯形区块的下底边与所述的一号轴对称线平行;在二号轴对称线上的完整等腰梯形区块的轴对称线与所述二号轴对称线重合,并且在二号轴对称线上的完整等腰梯形区块的下底边朝向圆形芯层的中心点;在同一个长条区块内的相邻两个完整等腰梯形区块,其中一个完整等腰梯形区块的上底边和另一个完整等腰梯形区块的下底边在同一条直线上;通过光刻和刻蚀,把圆形芯层的每个完整等腰梯形区块加工成1分64路的Y形光波导,所述Y形光波导的截面为6×6微米,所述Y形光波导的下底面落在下包层的上表面上;采用与下包层折射率相同的掺杂材料,在芯层的上表面以及光刻和刻蚀时露出的下包层的上表面, 沉积制作有厚度为16‑30微米的上包层(5),把每个Y形光波导密封在上包层和下包层之间,形成包括有若干个Y形光波导的一整块晶圆(6);沿着完整等腰梯形区块的边沿将所述晶圆切割成若干块芯片,并通过封装技术对芯片进行贴盖板封装。
地址 311400 浙江省杭州市富阳市迎宾北路221号