发明名称 一种基于FPGA/CPLD控制器的处理器程序远程动态加载系统及方法
摘要 本发明提供一种不同于常规但通用的基于FPGA/CPLD控制器的处理器程序动态远程加载系统及方法。该系统包括:上位机、通信单元、FPGA/CPLD控制器单元、处理器单元、并行易失性存储器单元;上位机存放处理器程序,将程序和控制命令封装成数据帧,添加标识符,传递给通信单元;通信单元接收上位机来的程序和控制命令,并发送给FPGA/CPLD控制器单元;FPGA/CPLD控制器单元管理处理器单元的外部总线,同时接收通信单元来的数据帧,根据数据帧标识符和数据帧内容,可将程序写入并行易失性存储器单元,并控制处理器跳转到程序所在地址开始运行。本发明实现了在不烧写固化存储器前提下在线对处理器进行远程动态加载。
申请公布号 CN103389669A 申请公布日期 2013.11.13
申请号 CN201310320435.X 申请日期 2013.07.26
申请人 中国船舶重工集团公司第七一五研究所 发明人 贺亚龙;杭娇;朱旻
分类号 G05B19/042(2006.01)I 主分类号 G05B19/042(2006.01)I
代理机构 杭州九洲专利事务所有限公司 33101 代理人 陈健
主权项 一种基于FPGA/CPLD控制器的处理器程序远程动态加载系统,其特征在于:该系统包括:上位机、通信单元、FPGA/CPLD控制器单元、处理器单元、并行易失性存储器单元,其中上位机与通信单元连接,FPGA/CPLD控制器单元与通信单元、并行易失性存储器单元、处理器单元连接;所述上位机存储待加载的处理器程序,将程序和控制命令封装成添加了标识符的数据帧,将包含处理器程序、控制命令的数据帧发送给所述通信单元;所述处理器单元根据所述FPGA/CPLD控制器单元的控制,运行待加载的处理器程序以完成程序要求的功能;所述通信单元与所述上位机和所述FPGA/CPLD控制器单元相连,用于接收所述上位机传输的加载文件数据和控制命令,并将该加载文件数据和控制命令发送至所述FPGA/CPLD控制器单元;所述FPGA/CPLD控制器单元与所述通信单元、所述并行易失性存储器单元及所述处理器单元相连,它接收所述通信单元发来的数据帧,从中提取控制命令和程序,根据控制命令,管理所述处理器单元的状态,管理控制所述处理器单元与所述并行易失性存储器单元两者的外部总线,它将处理器程序通过外部总线传输至所述并行易失性存储器单元,它也根据控制命令控制所述处理器单元通过复位启动跳转到已载入程序的所述并行易失性存储器单元执行;所述并行易失性存储器单元可以是任意具有读写功能的并行易失性存储元件,它与所述FPGA/CPLD控制器单元相连,用于接收所述FPGA/CPLD控制器单元发送的加载文件数据。
地址 310012 浙江省杭州市西湖区华星路96号