发明名称 |
半导体装置之制造方法 |
摘要 |
本发明之半导体装置之制造方法,系将晶片与未硬化之接着剂层相叠层的配线基板进行加热,使前述未硬化之接着剂层硬化,以制造半导体装置的方法,其特征为:包含静压加压步骤,其在前述硬化前,藉由相对于常压为0.05MPa以上的静压,对前述晶片与未硬化之接着剂层相叠层的配线基板进行加压。上述半导体装置之制造方法系不取决于基板设计即可简单消灭空洞(void),而且此时亦不会发生接着剂卷曲。 |
申请公布号 |
TWI415198 |
申请公布日期 |
2013.11.11 |
申请号 |
TW096130285 |
申请日期 |
2007.08.16 |
申请人 |
琳得科股份有限公司 日本 |
发明人 |
山崎修;市川功;佐伯尚哉 |
分类号 |
H01L21/52;H01L21/56;H01L21/60 |
主分类号 |
H01L21/52 |
代理机构 |
|
代理人 |
洪武雄 台北市中正区博爱路35号9楼;陈昭诚 台北市中正区博爱路35号9楼 |
主权项 |
|
地址 |
日本 |