基于忆阻器的芯片静电保护电路

摘要

本发明涉及电子电路技术，具体的说是涉及一种基于忆阻器的可用于保护特征尺寸低于180nm芯片的静电保护电路。本发明所述基于忆阻器的芯片静电保护电路，特征在于，所述芯片输入端静电保护模块包括第一忆阻器和第二忆阻器，第一忆阻器的正极、第二忆阻器的负极和芯片输入端连接，芯片输出端静电保护模块包括第三忆阻器和第四忆阻器，第三忆阻器的正极和第四忆阻器的负极和芯片输出端连接，芯片电压箝位保护模块由所述第五忆阻器和ESD器件并联构成。本发明的有益效果为，具有结构简单，不占用硅衬底面积，可以有效隔离衬底噪声，不受衬底工艺变化影响，与CMOS工艺兼容。本发明尤其适用于保护特征尺寸低于180nm的芯片不被静电损坏。

主权项

基于忆阻器的芯片静电保护电路，包括芯片输入端、芯片输入端静电保护模块、芯片输出端、芯片输出端静电保护模块、内核电路和芯片电压箝位保护模块，所述芯片输入端与芯片输入端静电保护模块连接，所述内核电路分别与芯片输入端静电保护模块和芯片输出端静电保护模块连接，所述芯片输出端静电保护模块与输出端连接，所述芯片输入端静电保护模块、芯片输出端静电保护模块和芯片电压箝位保护模块并联，其特征在于，所述芯片输入端静电保护模块包括第一忆阻器和第二忆阻器，第一忆阻器的正极、第二忆阻器的负极和芯片输入端连接，所述芯片输出端静电保护模块包括第三忆阻器和第四忆阻器，第三忆阻器的正极和第四忆阻器的负极和芯片输出端连接，所述芯片电压箝位保护模块包括第五忆阻器和ESD器件，所述第五忆阻器和ESD器件并联。