一种基于随机指令延迟的抗旁路攻击处理器架构

摘要

本发明公开了一种基于随机指令延迟的抗旁路攻击处理器架构，架构为指令存储器与指令随机调度模块相连，处理单元分别与多路选择器、随机流水段延迟模块和数据存储器相连，多路选择器分别与指令随机调度模块、随机废指令注入模块相连；随机数产生模块分别与随机废指令注入模块、指令随机调度模块和随机流水段延迟模块相连。本发明通过随机调度指令并乱序执行、随机注入废指令和随机流水段操作延迟等方式，使旁路攻击无法确定特定运算的执行时间点，从而难以进行统计分析，极大的增强系统抵抗旁路攻击的能力，避免因旁路信息的泄露而导致密码算法被破解。

主权项

一种基于随机指令延迟的抗旁路攻击处理器架构，利用多种随机指令延迟技术来抵抗旁路攻击，其特征在于：包括指令随机调度模块、随机废指令注入模块、随机流水段延迟模块、多路选择器、中央处理单元、随机数产生模块、指令存储器和数据存储器，其中，指令存储器与指令随机调度模块相连，中央处理单元分别与多路选择器、随机流水段延迟模块和数据存储器相连，多路选择器分别与指令随机调度模块、随机废指令注入模块相连；随机数产生模块分别与随机废指令注入模块、指令随机调度模块和随机流水段延迟模块相连；所述指令储存器用于存储指令随机调度模块所需的所有超长指令字；所述指令随机调度模块能够随机调度多个可并行执行的指令并乱序发射；所述的数据存储器用于存储中央处理单元执行所需的数据；所述中央处理单元用于执行指令，也就是指令执行单元，指令执行单元又分为n个流水段，n为不等于零的自然数；所述随机废指令注入模块能在正常指令执行过程中随机的产生废指令并发射到中央处理单元执行；所述随机流水段延迟模块能够对中央处理单元内部的流水段操作单元进行单周期内随机延时控制；所述随机数产生模块提供随机废指令注入模块、指令随机调度模块和随机流水段延迟模块所需的随机数；所述随机数产生单元为真随机数产生器。