半导体器件的制造方法及半导体器件

摘要

本发明的课题为提供一种CMOS SGT的制造方法及属于其结果的SGT的构造，是属于栅极后制制程，且从一个虚似图案形成nMOS SGT及pMOS SGT。本发明是以具有下述步骤来解决上述课题：在衬底上形成第一及第二鳍状硅层，且在前述第一及第二鳍状硅层的周围形成第一绝缘膜，并在前述第一及第二鳍状硅层的上部形成第一及第二柱状硅层的步骤；将杂质植入前述第一柱状硅层上部、前述第一鳍状硅层上部及前述第一柱状硅层下部而形成n型扩散层的步骤；将杂质植入前述第二柱状硅层上部、前述第二鳍状硅层上部及前述第二柱状硅层下部而形成p型扩散层的步骤；制作栅极绝缘膜与第一及第二多晶硅栅极电极的步骤；于前述第一及前述第二鳍状硅层上部的前述扩散层上部形成硅化物的步骤；以及堆积层间绝缘层，且将前述第一及第二多晶硅栅极电极予以露出，并在对前述第一及前述第二多晶硅栅极电极进行蚀刻后，堆积金属而形成第一及第二金属栅极电极的步骤。

主权项

一种半导体器件的制造方法，其特征在于，具有下述步骤：第一步骤，是于衬底上形成第一鳍状硅层及第二鳍状硅层，且前述第一鳍状硅层及第二鳍状硅层是在各自的端部连接而形成封闭回路，并在前述第一鳍状硅层及第二鳍状硅层的周围形成第一绝缘膜，而在前述第一鳍状硅层的上部形成第一柱状硅层，在前述第二鳍状硅层的上部形成第二柱状硅层，其中，前述第一柱状硅层的直径是与前述第一鳍状硅层的宽相同，前述第二柱状硅层的直径是与前述第二鳍状硅层的宽相同；第二步骤，是在前述第一步骤之后，将杂质植入前述第一柱状硅层上部、前述第一鳍状硅层上部及前述第一柱状硅层下部而形成n型扩散层，并将杂质植入前述第二柱状硅层上部、前述第二鳍状硅层上部及前述第二柱状硅层下部而形成p型扩散层；第三步骤，是在前述第二步骤之后，制作栅极绝缘膜、第一多晶硅栅极电极、第二多晶硅栅极电极、及多晶硅栅极配线，其中，前述栅极绝缘膜是覆盖前述第一柱状硅层及前述第二柱状硅层的周围及上部，且前述第一多晶硅栅极电极及前述第二多晶硅栅极电极是覆盖栅极绝缘膜，而前述第一多晶硅栅极电极、前述第二多晶硅栅极电极及前述多晶硅栅极配线形成之后的多晶硅的上表面，是位于比前述第一柱状硅层上部的前述n型扩散层上的前述栅极绝缘膜、及前述第二柱状硅层上部的前述p型扩散层上的前述栅极绝缘膜更高的位置；第四步骤，在前述第三步骤之后，将硅化物形成于前述第一鳍状硅层上部的前述n型扩散层上部、及前述第二鳍状硅层上部的前述p型扩散层上部；第五步骤，在前述第四步骤之后，堆积层间绝缘膜，露出前述第一多晶硅栅极电极、前述第二多晶硅栅极电极、及前述多晶硅栅极配线，对前述第一多晶硅栅极电极、前述第二多晶硅栅极电极、及前述多晶硅栅极配线进行蚀刻后，进行金属堆积，而形成第一金属栅极电极、第二金属栅极电极、及金属栅极配线，其中，该金属栅极配线是朝与连接于前述第一金属栅极电极及第二金属栅极电极的前述第一鳍状硅层及第二鳍状硅层正交的方向延伸；以及第六步骤，在前述第五步骤之后，形成第一接触部及第二接触部，其中， 前述第一柱状硅层上部的前述n型扩散层是与前述第一接触部直接连接，而前述第二柱状硅层上部的前述p型扩散层是与前述第二接触部直接连接。