发明名称 |
双方向元件及其制造方法、半导体装置 |
摘要 |
本发明提供了包含高耐压且可降低接通电压的双方向元件的半导体装置及其制造方法。通过在沟槽底面(3a)上形成扩张漏极区域(4),在分割半导体区域上形成p偏置区域(5)和在其表面上形成第一和第二n源极区域(9、10),可以缩短第一和第二n源极区域(9、10)的平面距离,使元件的密度提高,在沿着沟槽维持耐压的情况下,达到高耐压,可使栅极电极(7)的电压比第一和第二n源极电极(11、12)高,从而在沟槽侧壁上形成沟道,可以实现电流向双方向流动的高耐压且低接通电压的双方向LMOSFET。 |
申请公布号 |
CN100539184C |
申请公布日期 |
2009.09.09 |
申请号 |
CN200410055188.6 |
申请日期 |
2004.08.12 |
申请人 |
富士电机电子技术株式会社 |
发明人 |
北村睦美;藤岛直人 |
分类号 |
H01L29/747(2006.01)I;H01L29/786(2006.01)I |
主分类号 |
H01L29/747(2006.01)I |
代理机构 |
北京尚诚知识产权代理有限公司 |
代理人 |
龙 淳 |
主权项 |
1. 一种双方向元件,其特征在于,具有:由在第一导电型半导体区域内形成的沟槽,将所述半导体区域的表面层分割形成的第一和第二分割半导体区域;在所述沟槽的底面或底面和侧壁上形成的第一导电型的第一区域;分别在所述第一和第二分割半导体区域中形成的、与所述沟槽侧壁和所述第一区域连接的第二导电型的第二和第三区域;在所述第一分割半导体区域中,与所述沟槽侧壁连接、与所述第二区域连接形成的第一导电型第四区域;在所述第二分割半导体区域中,与所述沟槽侧壁连接、与所述第三区域连接形成的第一导电型的第五区域;在所述第二导电型的第二区域(5)的表面层上形成的、被第一导电型的第四区域(9)包围的第二导电型的接触区域(15);在所述第二导电型的第三区域(5)的表面层上形成的、被第一导电型的第五区域(10)包围的第二导电型的接触区域(16);在所述第一分割半导体区域的所述沟槽侧壁上,从所述第一区域至所述第四区域,经第一绝缘膜形成的第一控制电极;在所述第一分割半导体区域的所述沟槽侧壁上,从所述第一区域至所述第五区域,经第二绝缘膜形成的第二控制电极;在所述第四区域上形成的第一主电极;和在所述第五区域上形成的第二主电极。 |
地址 |
日本东京都 |