存储芯片位线失效分析方法

摘要

本发明提供一种存储器芯片位线失效分析方法，用以对包含埋入式位线及金属位线结构的存储器芯片进行位线失效分析，每条所述埋入式位线与相应的所述金属位线之间通过多个位线接触窗相连，所述方法包括以下步骤：去除所述存储芯片的金属位线之上的钝化层、互连金属层及层间介质层，暴露出所述金属位线；通过电测试确定存储芯片上相互之间存在短路的两条金属位线，逐段切割其中的一条金属位线，使得该金属位线中连接于相邻位线接触窗的部分之间均被割断；去除存储芯片的衬底及包含在衬底内的埋入式位线，形成检测样片；对所述检测样片进行电势对比成像观测，确定所述短路金属位线的具体失效位置。

主权项

一种存储器芯片位线失效分析方法，所述存储器芯片包括衬底、所述衬底内形成的埋入式位线、所述衬底之上依次形成的位线接触窗、金属位线、层间介质层、所述层间介质层内形成的互连金属层以及所述互连金属层之上的钝化层，每条所述埋入式位线与相应的所述金属位线之间通过多个位线接触窗相连，其特征在于，所述方法包括以下步骤：去除所述存储芯片的金属位线之上的钝化层、互连金属层及层间介质层，暴露出所述金属位线；通过电测试确定存储芯片上相互之间存在短路的两条金属位线，逐段切割其中的一条金属位线，使得该金属位线中连接于相邻位线接触窗的部分之间均被割断；去除存储芯片的衬底及包含在衬底内的埋入式位线，形成检测样片；对所述检测样片进行电势对比成像观测，确定短路金属位线的具体失效位置。