用于在多个处理器之间共享的存储器的存储器访问设备及其访问方法

摘要

提供了一种用于针对多个CPU的主存储器的共享存储器机制的存储器访问设备。本发明包括使用存储器作为主存储器的多个CPU，使用存储器作为缓冲器的另一功能块，控制从多个CPU对存储器的访问传送的CPU接口，以及用于执行到存储器的访问传送的仲裁的DRAM控制器。其中，CPU接口使得来自多个CPU的访问请求等待，以及接收和存储每个访问的地址、数据传送模式和数据大小，向DRAM控制器将通知访问请求DRAM控制器，并且继而，在接收针对访问请求的许可信号时，根据许可信号向DRAM控制器发送信息，于是DRAM控制器接收许可信号，并且基于访问仲裁，指定传送已经被许可的CPU，以便向CPU接口发送许可信号。

主权项

一种存储器访问设备，所述存储器访问设备用于针对多个CPU的主存储器和针对其他功能块的数据缓冲器的共享使用，所述设备包括：使用存储器作为这些主存储器的所述多个CPU；使用所述存储器作为这些数据缓冲器的所述其他功能块；连接至用于所述CPU的总线的CPU接口电路，用于控制来自所述多个CPU的存储器访问请求；以及连接至所述CPU接口电路的存储器控制器，用于仲裁来自所述CPU和所述功能块的存储器访问请求，其中所述CPU接口电路保持来自所述多个CPU的存储器访问请求，同时接收和存储每个访问的地址、数据传送模式和数据大小，并且向所述存储器控制器通知所述访问请求，并且，当接收到针对所述访问请求的允许信号时，所述CPU接口电路响应于所述允许信号而向所述存储器控制器发送信息，以及所述存储器控制器接收所述访问请求信号，根据访问仲裁来指定访问请求被允许的CPU，并且向所述CPU接口电路发送所述允许信号。