干扰噪声序列矩阵相关计算电路和方法

摘要

本发明实施例公开了一种干扰噪声序列矩阵相关计算电路和方法，涉及干扰噪声序列矩阵相关计算，能够提高整个干扰噪声序列矩阵相关计算的效率。该电路包括：噪声项计算单元，用于根据天线数据执行噪声项计算；寄存器，用于存储噪声项计算单元计算得出的噪声项计算结果；第一延时逻辑电路，用于在噪声项计算单元完成全部噪声项计算之前，控制寄存器将噪声项计算单元计算得出的噪声项计算结果发送至矩阵计算单元；矩阵计算单元，用于利用噪声项计算结果计算干扰噪声序列矩阵的相关结果。主要应用于干扰噪声序列矩阵的相关计算。

主权项

一种干扰噪声序列矩阵相关计算电路，其特征在于，包括：噪声项计算单元，用于根据天线数据执行噪声项计算；寄存器，用于存储所述噪声项计算单元计算得出的噪声项计算结果；第一延时逻辑电路，用于在所述噪声项计算单元完成全部噪声项计算之前，控制所述寄存器将所述噪声项计算单元计算得出的噪声项计算结果发送至矩阵计算单元；所述矩阵计算单元，用于利用所述噪声项计算结果计算干扰噪声序列矩阵的相关结果，所述矩阵计算单元包括：矩阵相关计算模块，用于根据所述噪声项计算结果执行矩阵相关计算，得到矩阵自相关结果和/或矩阵互相关结果；以及，矩阵累加计算模块，用于根据所述矩阵自相关结果和/或矩阵互相关结果执行矩阵累加计算，得到矩阵自相关累加结果和/或矩阵互相关累加结果；所述干扰噪声序列矩阵相关计算电路还包括：第二延时逻辑电路，用于在所述矩阵相关计算模块完成全部矩阵相关计算之前，将所述矩阵自相关结果和/或矩阵互相关结果发送至所述矩阵累加计算模块。