减损布图以定义电路组件

摘要

本申请涉及由钨或其他导电材料的覆盖层的减损布图所形成的本地互连。钨或其他沉积金属的晶粒尺寸可生长成相对较大的尺寸，由于，例如，在导电期间，当电子从一个晶粒移动到另一个晶粒时在晶粒边界上的电子扩散会减少，因而其导致增大的导电率。

主权项

一种制备半导体装置的通孔的方法，该方法包括：(a)在部分制成的半导体装置上形成金属的覆盖层，其中该覆盖层的厚度至少约为将要制备的所述通孔的高度；(b)在该覆盖层上提供通孔布图；以及(c)去除该覆盖层的区域从而生成由所述布图定义的所述通孔，其中该通孔具有该金属的晶粒，该晶粒的平均尺寸比所述布图中的最小通孔的宽度的一半要大。