具有门控时间-数字转换器的数字锁相环路

摘要

本发明揭示一种数字PLL(DPLL)，其包括时间-数字转换器(TDC)及控制单元。所述TDC经周期性地启用短持续时间以量化相位信息且在剩余时间中经停用以降低功率消耗。所述TDC接收第一时钟信号及第一参考信号且提供TDC输出，所述TDC输出指示所述第一时钟信号与所述第一参考信号之间的相位差。所述控制单元基于主参考信号产生启用信号且通过所述启用信号而启用及停用所述TDC。在一个设计中，所述控制单元延迟所述主参考信号以获得所述第一参考信号及第二参考信号、基于所述主参考信号及所述第二参考信号而产生所述启用信号，且通过所述启用信号而门控主时钟信号以针对所述TDC获得所述第一时钟信号。

主权项

一种应用于数字锁相环路的设备，其包含：时间‑数字转换器TDC，其经配置以接收第一时钟信号及第一参考信号且提供TDC输出，所述TDC输出指示所述第一时钟信号与所述第一参考信号之间的相位差；控制单元，其经配置以基于主参考信号来产生启用信号且基于所述启用信号来启用及停用所述TDC；以及其中所述控制单元经配置以延迟所述主参考信号以获得第二参考信号，且基于所述主参考信号及所述第二参考信号来产生所述启用信号。