发明名称 |
半导体集成器件及其形成方法 |
摘要 |
一种半导体集成器件及其形成方法,其中,半导体集成器件包括:半导体衬底,所述半导体衬底具有第一区域和与第一区域对应的第二区域;位于第一区域的半导体衬底表面的栅介质层;位于所述栅介质层表面的栅金属层;位于所述栅介质层和栅金属层两侧的半导体衬底内的源极区和漏极区;位于所述第二区域的半导体衬底表面的电阻,且所述栅介质层和所述栅金属层的总厚度为电阻的厚度的1.1倍至2倍;位于所述栅介质层和栅金属层两侧的半导体衬底表面、且覆盖所述电阻的阻挡层。本发明实施例的半导体集成器件形成方法工艺简单、集成度高,本发明实施例的半导体集成器件性能优良。 |
申请公布号 |
CN103137657A |
申请公布日期 |
2013.06.05 |
申请号 |
CN201110382840.5 |
申请日期 |
2011.11.25 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
洪中山 |
分类号 |
H01L29/06(2006.01)I;H01L27/105(2006.01)I;H01L21/02(2006.01)I;H01L21/8234(2006.01)I |
主分类号 |
H01L29/06(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种半导体集成器件形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底具有第一区域和与第一区域对应的第二区域,所述第一区域的半导体衬底表面具有氧化层;在所述半导体衬底表面形成多晶硅层;减薄第二区域的多晶硅层,使得第二区域的多晶硅层厚度小于第一区域的多晶硅层厚度;部分刻蚀第一区域的多晶硅层和第二区域的多晶硅层直至暴露出半导体衬底,在第一区域形成多晶硅伪栅,在第二区域形成电阻;在所述半导体衬底表面形成阻挡层,且所述阻挡层覆盖所述多晶硅伪栅和电阻;在所述阻挡层表面形成介质层;平坦化所述介质层直至暴露出第二区域的阻挡层表面以及同时暴露出第一区域的多晶硅伪栅表面;去除多晶硅伪栅和氧化层,形成开口;在所述开口的底部和侧壁形成栅介质层,在所述栅介质层表面形成填充开口的栅金属层。 |
地址 |
201203 上海市浦东新区张江路18号 |