Semiconductor memory device

摘要

본 발명은 반도체 메모리 장치를 공개한다. 이 장치는 워드 라인들과 상기 워드 라인과 직교하는 방향으로 배치된 비트 라인들 각각의 사이에 연결된 메모리 셀들을 구비하는 서브 메모리 셀 어레이 영역, 상기 서브 메모리 셀 어레이 영역의 상기 워드 라인 방향의 일측에 배치되고, 상기 워드 라인들을 구동하는 서브 워드 라인 드라이버를 구비하는 서브 워드 라인 드라이브 영역, 상기 서브 메모리 셀 어레이 영역의 상기 비트 라인 방향의 일측에 배치되고, 구동 신호 라인으로 전송되는 신호에 응답하여 상기 비트 라인을 프리차지하는 이퀄라이저, 및 제어 신호 라인으로 전송되는 신호에 응답하여 반전 제어 신호 라인을 구동하는 적어도 하나의 제1 제어 신호 드라이버를 구비하는 센싱 영역, 및 상기 서브 워드 라인 드라이브 영역과 상기 센싱 영역의 교차점에 배치되고, 상기 반전 제어 신호 라인과 상기 구동 신호 라인이 연결되는 접합 영역을 구비하는 것을 특징으로 한다.