发明名称 | 半导体器件的制造方法 | ||
摘要 | 本发明涉及一种半导体器件的制造方法,提高了半导体器件的制造效率。将电耦合半导体芯片的多个外部端子(引线)与多个端子(测试端子)的接触区彼此分别接触。这在半导体芯片和测试电路之间建立电耦合。因此执行电测试。本文中的端子在多个半导体器件的电测试中将被重复使用。而端子的接触区包括由第一合金形成的芯材以及覆盖芯材的金属膜。此外,金属膜由硬度高于第一合金的第二合金形成。 | ||
申请公布号 | CN103107112A | 申请公布日期 | 2013.05.15 |
申请号 | CN201210444176.7 | 申请日期 | 2012.11.08 |
申请人 | 瑞萨电子株式会社 | 发明人 | 中川博;高田繁;田中保 |
分类号 | H01L21/66(2006.01)I | 主分类号 | H01L21/66(2006.01)I |
代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 李兰;孙志湧 |
主权项 | 一种用于制造半导体器件的方法,包括以下步骤:(a)制备包括芯片安装部和多个外部端子的基材;(b)将包括多个电极焊盘的半导体芯片安装到所述基材的所述芯片安装部上;(c)经由多个导电部件分别将所述半导体芯片的所述电极焊盘与所述基材的所述外部端子电耦合;以及(d)使所述基材的所述外部端子与多个测试端子的接触区接触,由此将所述半导体芯片与测试电路电耦合,并且执行电测试,所述测试端子的所述接触区中的每一个包括由第一合金形成的芯材以及覆盖所述芯材的金属膜,并且所述金属膜由硬度高于所述第一合金的第二合金形成。 | ||
地址 | 日本神奈川县 |