发明名称 | 探针组合体 | ||
摘要 | 本发明的目的在于提供一种成本低廉的探针组合装置,对应各个LSI焊垫的狭小化,而有效的在检测基板上配置探针端子处密集的配线图样。因此,使用连接金属铜箔的树脂薄膜,将前述金箔蚀刻加工,在树脂薄膜上由含有探针机能的导电体形成导电图样,层迭或是并列设置数个前述探针树脂薄膜,使半导体芯片的电极焊垫汇集接触前述的探针先端部,为了进行半导体芯片电路检测的探针组合体,根据导体的图样,一同接续前述探针间,在前述探针同一平面内,且在第1方向(上下方向)的相反侧,具备与电路基板的接续用区域接触电气端子部探针组合体。 | ||
申请公布号 | CN101358999B | 申请公布日期 | 2013.04.24 |
申请号 | CN200810135040.1 | 申请日期 | 2008.07.29 |
申请人 | 木本军生 | 发明人 | 木本军生 |
分类号 | G01R1/073(2006.01)I | 主分类号 | G01R1/073(2006.01)I |
代理机构 | 北京维澳专利代理有限公司 11252 | 代理人 | 张应;吴兰柱 |
主权项 | 一种探针组合体,其特征在于包括:探针树脂薄膜,所述探针树脂薄膜包括:连接金属铜箔的树脂薄膜、在金属铜箔上以蚀刻加工形成的具有平行梁和狭缝形成的连结环结构的导电图样、固定部、垂直探针、在固定部的延长线上从树脂薄膜设置的与电路基板连接用区域接触的突出的输出端子;层迭或是并列设置数片前述探针树脂薄膜,并使半导体芯片的焊垫接触前述探针的先端部,以进行半导体芯片的电路检测。 | ||
地址 | 日本国东京都港区台场1丁目3番2-807 |