延迟线以及使用此延迟线的记忆体控制电路

摘要

一种延迟线，包含：至少一延迟单元，其中延迟线使用延迟单元中至少其一延迟一输入讯号延迟以形成一输出讯号，且延迟单元系以拟似N型金氧半导体(Pseudo NMOS)实施。