发明名称 |
半导体结构的制造方法 |
摘要 |
本发明提供一种半导体结构的制造方法,包括下列步骤:提供一基底;于该基底上形成一导电层;于该导电层上形成一第一图案化掩模层;移除该第一图案化掩模层露出的该导电层,使该导电层的一第一侧边露出;以该第一图案化掩模层作为屏蔽进行掺杂步骤,以于该基底中形成一掺杂区;移除该第一图案化掩模层;于该导电层上形成一第二图案化掩模层;移除该第二图案化掩模层露出的该导电层,使该导电层相对于该第一侧边的一第二侧边露出;以及移除该第二图案化掩模层。 |
申请公布号 |
CN101996936B |
申请公布日期 |
2013.03.20 |
申请号 |
CN200910161758.2 |
申请日期 |
2009.08.14 |
申请人 |
世界先进积体电路股份有限公司 |
发明人 |
罗文勋;刘兴潮;陈进东;黄柏舜 |
分类号 |
H01L21/768(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京三友知识产权代理有限公司 11127 |
代理人 |
任默闻 |
主权项 |
一种半导体结构的制造方法,其特征在于,该方法包括下列步骤:提供一基底;于所述的基底中形成一隔离结构;于所述的基底与所述的隔离结构上形成一导电层;于所述的导电层与所述的隔离结构上形成一第一图案化掩模层,其中该第一图案化掩模层部份覆盖所述的导电层且完全覆盖所述的隔离结构;移除所述的第一图案化掩模层露出的所述的导电层,使该导电层的一第一侧边露出,其中该导电层的该第一侧位于所述的隔离结构的一侧的所述的基底上且该导电层仍完全覆盖所述的隔离结构;以所述的第一图案化掩模层作为屏蔽进行掺杂步骤,以于所述的基底中形成一掺杂区;移除所述的第一图案化掩模层;于所述的导电层与所述的隔离结构上形成一第二图案化掩模层,其中该第二图案化掩模层部份覆盖所述的隔离结构及位于所述的隔离结构上的所述的导电层;移除所述的第二图案化掩模层露出的所述的导电层,使该导电层相对于所述的第一侧边的一第二侧边露出,其中该导电层的该第二侧位于所述的隔离结构上;以及移除所述的第二图案化掩模层。 |
地址 |
中国台湾新竹科学工业园区 |