发明名称 半导体积体电路装置之制造方法
摘要 本发明系对于为了防止多层配线基板1翘曲而将卡固持器变厚,造成薄膜片2埋入于卡固持器内,使得探针7与测试垫片不能够确实接触的不良状况,而采用于仅对薄膜片2之中心区域IA施加张力之状态下,使薄膜片2黏接于黏接环6,而不对外周区域OA施加张力之构造,藉由提高用以规定薄膜片2距探针面之高度之黏接环6的高度,而提高薄膜片2距探针面之高度。
申请公布号 TWI385741 申请公布日期 2013.02.11
申请号 TW094133557 申请日期 2005.09.27
申请人 瑞萨电子股份有限公司 日本 发明人 松本秀幸;寄崎真吾;长谷部昭男;本山康博;冈元正芳;成塚康则
分类号 H01L21/66;G01R1/073;G01R31/26;G01R31/28 主分类号 H01L21/66
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项
地址 日本