| 主权项 |
1.一种半导体装置,其特征在于包括:形成有半导体元件的基板;形成在上述基板上以覆盖上述半导体元件之具有连接孔的绝缘膜;至少形成在上述连接孔的下部,与上述半导体元件电气连接并包含白金族元素的底层导电膜;以及形成在上述连接孔的上部并包含白金族元素的导电膜。2.如申请专利范围第1项之半导体装置,其中:上述连接孔的深度是大于或是等于其开口径的最小値。3.如申请专利范围第1项之半导体装置,其中:更具备形成在上述导电膜上的介电膜。4.如申请专利范围第1项之半导体装置,其中:上述导电膜扩展到上述绝缘膜上之上述连接孔的周缘部,并且所形成之上述导电膜的上面能高出上述连接孔的上端部。5.如申请专利范围第4项之半导体装置,其中:更具备形成在上述导电膜上的介电膜。6.如申请专利范围第5项之半导体装置,其中更具备:形成在上述绝缘膜上,并包含由上述导电膜构成之下部电极和由上述介电膜构成之电容绝缘膜的电容元件。7.如申请专利范围第1项之半导体装置,其中:所形成之上述导电膜可填塞到上述连接孔上部。8.如申请专利范围第7项之半导体装置,其中:上述导电膜扩展到上述绝缘膜上之上述连接孔的周缘部,并所形成之上述导电膜的上面能高出上述连接孔的上端部。9.如申请专利范围第8项之半导体装置,其中:更具备形成在上述导电膜上的介电膜。10.如申请专利范围第9项之半导体装置,其中更具备:形成在上述绝缘膜上,并包含由上述导电膜构成之下部电极和由上述介电膜构成之电容绝缘膜的电容元件。11.如申请专利范围第10项之半导体装置,其中:上述导电膜的上面形成得大致平坦。12.如申请专利范围第1项之半导体装置,其中:在上述连接孔的壁面上亦形成上述底层导电膜,并上述底层导电膜至少有一部分端面大致上与上述导电膜的端面对齐。13.如申请专利范围第12项之半导体装置,其中:所形成之上述导电膜可填塞到上述连接孔上部。14.一种半导体装置,其特征在于包括:形成有半导体元件的基板;形成在上述基板上以覆盖上述半导体元件之具有连接孔的绝缘膜;形成在上述连接孔的上部并包含白金族元素的导电膜;以及形成在上述连接孔的下部,具有导电性而与上述半导体元件电气连接并能防止上述导电膜的构成元素扩散到基板中的阻障层。15.如申请专利范围第14项之半导体装置,其中:上述阻障层是由金属氮化物所构成。16.如申请专利范围第14项之半导体装置,其中更具备:形成在上述连接孔中的上述阻障层和上述导电膜之间,包含白金族元素的底层导电膜。17.如申请专利范围第16项之半导体装置,其中:上述导电膜扩展到上述绝缘膜上之上述连接孔的周缘部,并且所形成之上述导电膜的上面能高出上述连接孔的上端部。18.如申请专利范围第17项之半导体装置,其中:更具备形成在上述导电膜上的介电膜。19.如申请专利范围第18项之半导体装置,其中更具备:形成在上述绝缘膜上,并包含由上述导电膜构成之下部电极和由上述介电膜构成之电容绝缘膜的电容元件。20.如申请专利范围第19项之半导体装置,其中:上述导电膜的上面形成得大致平坦。21.如申请专利范围第16项之半导体装置,其中:在上述连接孔的壁面上亦形成上述底层导电膜,并上述底层导电膜至少有一部分端面大致上与上述导电膜的端面对齐。22.如申请专利范围第21项之半导体装置,其中:所形成之上述导电膜可填塞到上述连接孔上部。23.一种半导体装置的制造方法,其特征在于包括:在形成有半导体元件的基板上,形成能覆盖该半导体元件之绝缘膜的绝缘膜形成制程;在上述绝缘膜上形成连接孔之后,至少在上述连接孔的下部形成包含白金族元素之、能与上述半导体元件电气连接之底层导电膜的底层导电膜形成制程;以及藉由以上述底层导电膜作为电极的电镀法,来在上述连接孔的上部形成包含白金族元素之导电膜的导电膜形成制程。24.如申请专利范围第23项之半导体装置的制造方法,其中:上述电镀法是间断地对上述底层导电膜施加电压。25.如申请专利范围第23项之半导体装置的制造方法,其中:上述底层导电膜形成制程包括在上述连接孔的壁面上亦形成上述底层导电膜的制程,在导电膜形成制程之后更包括:为了形成使上述底层导电膜的至少一部分端面和上述导电膜的至少一部分端面大致上对齐之图案的图案形成制程。26.如申请专利范围第25项之半导体装置的制造方法,其中:在上述图案形成制程之后更包括在上述导电膜上形成介电膜的制程。27.一种半导体装置的制造方法,其特征在于包括:在形成有半导体元件的基板上,形成能覆盖该半导体元件之绝缘膜的绝缘膜形成制程;在上述绝缘膜上形成连接孔之后,在上述连接孔的下部形成阻障层的阻障层形成制程,该阻障层具有导电性,能防止形成在上述连接孔内之导电膜的构成元素扩散到基板中,并与上述半导体元件电气连接;以及在上述连接孔的上部形成包含白金族元素之导电膜的导电膜形成制程。28.如申请专利范围第27项之半导体装置的制造方法,其中:上述导电膜形成制程包括:在上述连接孔上部以外之上述阻障层上方,形成包含白金族元素之底层导电膜的制程;和藉由以上述底层导电膜为电极的电镀法,在上述连接孔的上部形成上述导电膜的制程。29.一种半导体装置的制造方法,其特征在于包括:在形成有半导体元件的基板上,形成能覆盖该半导体元件之绝缘膜的绝缘膜形成制程;在上述绝缘膜上形成连接孔之后,至少在上述连接孔的下部形成包含白金族元素并与上述半导体元件电气连接之底层导电膜的底层导电膜形成制程;在上述绝缘膜上形成于上述绝缘膜的连接孔部分开着口的掩模图案的掩模图案形成制程;藉由以上述底层导电膜为电极的电镀法,使用上述掩模图案来在上述连接孔的上部形成包含白金族元素之导电膜的导电膜形成制程;以及在去除上述掩模图案之后,将上述底层导电膜中曾经形成有上述掩模图案之区域加以去除而形成底层导电膜的底层导电膜图案形成制程。30.如申请专利范围第29项之半导体装置的制造方法,其中:在上述连接孔形成制程和上述底层导电膜形成制程之间,更包括:在上述连接孔的下部形成具有导电性并能防止上述导电膜之构成元素从该导电膜中扩散到基板中之阻障层的制程。31.如申请专利范围第29项之半导体装置的制造方法,其中:在上述底层导电膜图案形成制程之后,更包括在上述导电膜上形成介电膜的制程。32.如申请专利范围第29项之半导体装置的制造方法,其中:在上述底层导电膜图案形成制程之后,更包括:藉由在上述导电膜上形成由介电膜所构成之电容绝缘膜和上部电极,来形成包含由上述导电膜构成之下部电极、上述电容绝缘膜以及上述上部电极之电容元件的制程。图式简单说明:第一图系表示本发明之第1实施形态有关之半导体记忆装置之平面图。第二图系本发明之第1实施形态有关之半导体记忆装置沿第一图中之II-II线切开后之截面图。第三图(a)至第三图(c)系本发明之第1实施形态有关之半导体记忆装置之截面图,系表示依制程顺序之制造方法。第四图系表示本发明之第2实施形态有关之半导体记忆装置之截面图。第五图(a)至第五图(c)系本发明之第2实施形态有关之半导体记忆装置之截面图,系表示依制程顺序之制造方法。第六图系表示本发明之第2实施形态之一个变更例有关之半导体记忆装置之平面图。第七图系表示本发明之第3实施形态有关之半导体记忆装置之截面图。第八图(a)至第八图(c)系本发明之第3实施形态有关之半导体记忆装置之截面图,系表示依制程顺序之制造方法。第九图系表示习知之半导体记忆装置之截面图。 |
