一种用于EPON系统的RS译码器及译码方法

摘要

一种用于EPON系统的RS译码器及译码方法，帧同步装置将数据送入数据缓存BUF_1、伴随式计算电路、FEC块信息存储装置、伴随式临时存储装置和伴随式计算结果存储装置；数据缓存BUF_1为数据缓存BUF_2、FEC块信息存储装置和伴随式计算结果存储装置提供数据；数据缓存BUF_2与Chien搜索/Forney算法模块完成纠错输出；伴随式计算结果存储装置通过BM迭代电路、码修正装置为Chien搜索/Forney算法模块提供数据。本发明所述方法，结合EPON系统FEC帧结构特点及EPON系统的特殊要求，对普通RS(255，239，8)译码器进行改造，使得EPON系统的FEC子层功能能够顺利实现。

主权项

一种用于EPON系统的RS译码器，其特征在于包括以下几部分：帧同步装置，用于进行FEC帧同步，该装置接收数据输入后，输出两路数据，并将这两路数据分别同时送入数据缓存BUF_1和伴随式计算电路，并将送入伴随式计算电路的其中一路数据分别送入FEC块信息存储装置、伴随式临时存储装置和伴随式计算结果存储装置；数据缓存BUF_1，分两路接收帧同步装置的数据，输出一路数据到数据缓存BUF_2，输出另一路数据到FEC块信息存储装置和伴随式计算结果存储装置；数据缓存BUF_2，接收数据缓存BUF_1的数据，输出一路数据在数据同步点与Chien搜索/Forney算法模块的输出达到同步，完成纠错输出；伴随式计算电路，分两路接收帧同步装置的数据，输出一路数据到伴随式临时存储装置和伴随式计算结果存储装置，并接收伴随式临时存储装置返回的数据；伴随式临时存储装置，接收伴随式计算电路的数据，接收帧同步装置的数据，输出一路数据到伴随式计算电路；伴随式计算结果存储装置，接收伴随式计算电路的数据，接收帧同步装置的数据，接收数据缓存BUF_1的数据，输出一路数据到BM迭代电路；BM迭代电路，接收伴随式计算结果存储装置的数据，分两路将数据送入码修正装置；FEC块信息存储装置，接收数据缓存BUF_1的数据，接收帧同步装置的数据，输出一路数据到码修正装置；码修正装置，分两路接收BM迭代电路的数据，接收FEC块信息存储装置的数据，分两路将数据送入Chien搜索/Forney算法模块；Chien搜索/Forney算法模块，分两路接收码修正装置的数据， 输出一路数据在数据同步点与数据缓存BUF_2的输出达到同步，完成纠错输出。