| 主权项 |
一种半导体元件测试装置，用以测试一测试元件阵列，该测试元件阵列包含相互交错之复数行与复数列，该半导体元件测试装置包含：一第一测试电路，传送一时序讯号、一输入指令讯号与一资料讯号至该测试元件阵列中之至少一行；以及一第二测试电路，传送一选择讯号至该测试元件阵列中之至少一列；其中该测试元件阵列之该至少一行包含一第一测试元件与一第二测试元件，其中该时序讯号与该输入指令讯号到达该第一测试元件与该第二测试元件之时间差相同于该资料讯号达该第一测试元件与该第二测试元件之时间差。如申请专利范围第1项所述之半导体元件测试装置，其中该时序讯号分为一前缘周期讯号与一后缘周期讯号。如申请专利范围第2项所述之半导体元件测试装置，其中该资料讯号分为一设定讯号与一保持讯号，而其中该前缘周期讯号与该设定讯号到达该第一测试元件之时间差与该前缘周期讯号与该设定讯号到达该第二测试元件之时间差相同。如申请专利范围第2项所述之半导体元件测试装置，其中该输入指令讯号更包含一位址讯号或一控制讯号。如申请专利范围第1项所述之半导体元件测试装置，其中该测试元件阵列系为一静态记忆体(SRAM)阵列、一动态记忆体(DRAM)阵列、一逻辑晶片(Logic IC)阵列或上述阵列所组合之一混合式晶片阵列。一种测试一半导体元件阵列的方法，其中该半导体元件阵列具有相互交错之复数行与复数列，而该测试方法包含：传送一时序讯号、一输入指令讯号与一资料讯号至该半导体元件阵列中之至少一行；以及传送一选择讯号至该半导体元件阵列中之至少一列；其中该测试元件阵列之该至少一行包含一第一测试元件与一第二测试元件，该方法更包含：使得该时序讯号与该输入指令讯号到达该第一测试元件与该第二测试元件之时间差相同于该资料讯号达该第一测试元件与该第二测试元件之时间差。如申请专利范围第6项所述之方法，其中该时序讯号分为一前缘周期讯号与一后缘周期讯号。如申请专利范围第7项所述之方法，其中该资料讯号分为一设定讯号与一保持讯号，该方法更包含：使得该前缘周期讯号与该设定讯号到达该第一测试元件之时间差与该前缘周期讯号与该设定讯号到达该第二测试元件之时间差相同。 |
