一种可预检测比较器输入范围的逐次逼近型模数转换器

摘要

发明属集成电路技术领域，具体为一种可预检测比较器输入范围的逐次逼近型模数转换器。该模数转换器由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成。它在每个转换周期中预先检测比较器输入信号范围，即保持信号和基准电压之差的变化范围，由此决定下一个转换周期中，在内部数模转换器基准电压未完全建立时，比较器提前比较的时间。本发明使N个转换周期中的每个周期都可以有不同程度的提前比较。相比传统的逐次逼近型模数转换器，本发明减少了比较器的复位时间，提高了逐次逼近型模数转换器的整体转换速度。

主权项

一种可预检测比较器输入范围的逐次逼近型模数转换器，其特征在于由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成；其中：原始模拟输入信号（Vin）连接到采样保持电路301的一端，得到的保持信号连接到比较器的一端；内部数模转换器的输入是逐次逼近逻辑的数字输出码，其输出是建立的基准电压，该基准电压连接到比较器的另一端；比较器比较保持信号和内部数模转换器建立的基准电压的大小，比较器的输出是比较结果，作为逐次逼近逻辑的输入连接到逐次逼近逻辑的一端；根据比较结果，逐次逼近逻辑产生控制码控制内部数模转换器产生基准电压供下一周期比较；比较器的输出和采样时钟作为逐次逼近逻辑的输入，决定内部数模转换器的基准电压信号，其输出是比较器的原始时钟；保持信号和内部数模转换器的基准电压作为输入范围预检测器的输入；定义保持信号和基准电压之差的绝对值是输入范围，Δ为输入范围的阈值也作为输入范围预检测器的输入，输入范围预检测器检测输入范围和Δ的迫近程度，其输出是检测结果；将检测结果作为数字延迟线的控制端，连接到数字延迟线，比较器的原始时钟是数字延迟线的输入端，在检测结果的控制下，数字延迟线将比较器的原始时钟进行延迟，产生比较器的时钟，连接至比较器；   对于N比特的逐次逼近型模数转换器，N个比较周期完成后，逐次逼近逻辑产生N比特的数字输出码。