检错比特并行脉动阵列移位多项式基乘法器及其构造方法

摘要

本发明涉及信息安全技术中的一种乘法器结构，特别是涉及一种具备检错能力的比特并行脉动阵列移位多项式基乘法器。该乘法器针对一类被国际标准广泛采纳的有限域——不可约三项式定义的域GF(2m)设计，其设计原理清晰，结构规则化模块化，适合大规模集成电路设计，且因该设计采用脉动阵列结构，适合连续乘法计算，计算效率非常高。另外，借助汉明编码理论，在低开销的代价下乘法器引入并行检错功能，能够较大程度上保证计算结果的正确性，进而能够有效抵抗故障分析攻击，为密码体制的实现提供更可靠的安全保证。

主权项

一种检错比特并行脉动阵列移位多项式基乘法器，针对不可约三项式构造的有限域GF(2m)设计，其特征是：所述检错比特并行脉动阵列移位多项式基乘法器由外围转化组件、比特并行脉动阵列Toeplitz矩阵‑向量乘法器组件和并行校验电路三部分组成：所述外围转化组件，在移位多项式基表示下，将待乘两元中的一元经异或逻辑运算得到Toeplitz矩阵的生成向量，进而将有限域乘法转化为GF(2)上的Toeplitz矩阵‑向量乘法；所述比特并行脉动阵列Toeplitz矩阵‑向量乘法器组件，用于计算Toeplitz矩阵‑向量乘法，在外围转换组件实现有限域乘法转换为Toeplitz矩阵‑向量乘法基础上，输出有限域乘法结果；所述并行校验电路，结合给出的Toeplitz矩阵‑向量乘法，利用汉明码编码理论，实现比特并行脉动阵列Toeplitz矩阵‑向量乘法器组件的并行校验功能，最终对有限域乘法结果检错。