发明名称 减少判决反馈均衡器中差错传播的判决反馈序列估计装置及方法
摘要 一种用于减少ATSC残留边带(VSB)接收机的判决反馈均衡器中差错传播的装置及方法。本发明的装置包括网格解码器以及与网格解码器的路径存储器输出(1030 1060)连接的判决反馈均衡器(720)。判决反馈均衡器从网格解码器接收各符号的最佳估计,利用这些最佳估计作为信道均衡中的估计。与先有技术中反馈限幅电路的输出相比,这些最佳估计具有低于来自削波器的硬判决的差错概率,从而减少差错传播。在本发明的一个实施例中,第一均衡器和网格解码器组合用于对符号流进行估计。第二均衡器和网格解码器组合则用于通过对第一均衡器和网格解码器组合的输出进行操作来进一步将差错减到最小。
申请公布号 CN1463525B 申请公布日期 2012.12.05
申请号 CN02802111.8 申请日期 2002.04.22
申请人 皇家菲利浦电子有限公司 发明人 M·戈斯;P·D·凯利赫尔
分类号 H04L25/03(2006.01)I 主分类号 H04L25/03(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 杨凯;罗朋
主权项 一种用于减少高清晰度电视接收机内的判决反馈均衡器中的差错的装置,该装置包括:第一均衡器单元,包括第一前向均衡器和第一判决反馈均衡器;第一网格解码器,它耦合到所述第一均衡器单元,其中所述第一判决反馈均衡器能够从所述第一网格解码器的至少一个路径存储器输出获取至少一个符号值,用作信道均衡中的估计;第二均衡器单元,包括第二前向均衡器和第二判决反馈均衡器;第二网格解码器,它耦合到所述第二均衡器单元,其中所述第二判决反馈均衡器能够从所述第二网格解码器的至少一个路径存储器输出获取至少一个符号值,用作信道均衡中的估计;以及缓冲器,用于对所述第一均衡器单元和所述第一网格解码器的等待时间进行补偿,其中所述缓冲器的输出信号被提供给所述第二均衡器单元的一个输入,其中所述缓冲器能够接收提供给所述第一均衡器单元的一个输入的输入信号,且其中将所述第一网格解码器的输出信号提供给所述第二均衡器单元的另一输入,以及其中所述第一均衡器单元采用第一差错量度,而所述第二均衡器单元采用不同于该第一差错量度的第二差错量度,其中所述第一网格解码器将硬判决输出给所述第二均衡器单元且所述硬判决被用于计算差错。
地址 荷兰艾恩德霍芬