发明名称 用于多核多处理器并行系统的全局时钟系统及其使用方法
摘要 本发明提供了一种用于多核多处理器并行系统的全局时钟系统及其使用方法。所述全局时钟系统包括全局时钟子系统,多核多处理器并行系统的每个处理器节点上均设有全局时钟子系统,该子系统包括全局时钟同步模块、多核时钟设置模块和全局时钟中断服务模块。所述使用方法依次包括:设置主从处理器节点;系统初始化;禁止时基寄存器;创建核时钟设置单元,并开始时钟设置任务;等待所有处理器核上的时钟设置任务完成;若为主处理器节点,则发送全局硬件中断,否则进入下一步;对全局硬件中断进行处理;对系统资源进行回收。本发明使得多核多处理器并行系统具有统一的时间,并且在保证时间精度和误差的同时,又不影响系统性能。
申请公布号 CN102799212A 申请公布日期 2012.11.28
申请号 CN201210244934.0 申请日期 2012.07.16
申请人 中船重工(武汉)凌久电子有限责任公司 发明人 舒红霞;王继红
分类号 G06F1/12(2006.01)I 主分类号 G06F1/12(2006.01)I
代理机构 湖北武汉永嘉专利代理有限公司 42102 代理人 王超
主权项 用于多核多处理器并行系统的全局时钟系统,其特征在于:所述全局时钟系统包括全局时钟子系统,多核多处理器并行系统的每个处理器节点上均设有全局时钟子系统,该子系统包括全局时钟同步模块、多核时钟设置模块和全局时钟中断服务模块;全局时钟同步模块用于系统初始化,回收系统资源,禁止时基寄存器,创建多核时钟设置模块,以及产生全局硬件中断;多核时钟设置模块,用于设置该模块所在处理器节点上的所有处理器核的时基寄存器;全局时钟中断服务模块,用于处理全局时钟同步模块发出的全局硬件中断。
地址 430074 湖北省武汉市洪山区珞喻路718号