数字时钟倍频器

摘要

用于增加输入时钟信号的输入频率的数字时钟倍频器(100)，包括接收输入时钟信号和高频数字信号的发生器(102)。所述发生器(102)通过将输入时钟信号的一个周期内的高频数字信号的周期数的计数(Nhf)除以预定乘法因数(MF)以产生输出时钟信号。该输出时钟信号具有预定的输出频率。

主权项

一种用于增加输入时钟信号的输入频率的数字时钟倍频器，所述数字时钟倍频器包括：发生器，其接收输入时钟信号和高频数字信号，并将所述输入时钟信号的一个周期内的高频数字信号的周期数的计数Nhf除以预定乘法因数MF，以产生具有预定输出频率的输出时钟信号，其中所述发生器包括：第一计数器，接收所述输入时钟信号和所述高频数字信号并产生所述计数Nhf；连接到所述第一计数器的除法器，将所述计数Nhf除以预定乘法因数MF，以确定在所述输出时钟信号的一个周期内所述高频数字信号的周期数C；连接到所述除法器的第一锁存器，存储所述周期数C的预定值；第二计数器，接收所述高频数字信号并对其周期进行计数；连接至第二计数器和第一锁存器的比较器，其将来自所述第二计数器的所计周期与存储在第一锁存器中的周期数C的预定值进行比较；连接到所述比较器的信号沿发生器，用于当来自所述第二计数器的所计周期等于存储在第一锁存器中的周期数C的预定值时产生脉冲信号；以及连接到所述信号沿发生器的输出时钟发生器，用于接收所述脉冲信号并由此产生输出时钟信号，和其中所述第一锁存器存储的值等于周期数C和周期数的一半C/2。