| 主权项 |
一种用于积体电路设计自动化工具之胞元库，该胞元库包含：可经由该积体电路设计自动化工具存取的复数个胞元定义，该复数个胞元定义被储存作为积体电路设计资料库中的条目(entries)，并具有在接近胞元边界处被界定之邻接非重叠的扩散区，其中该等扩散区是由该等胞元边界之间之至少一个沟槽所分隔的相同物种及相同电位之区域，并且在图案化各胞元中的多晶矽闸极端之后被植入；以及至少一个桥接扩散区以填满该至少一个沟槽，以桥接该等扩散区。如申请专利范围第1项之胞元库，其中该等扩散区代表电晶体源极节点。如申请专利范围第2项之胞元库，其中该等电晶体源极节点将被耦合到电源供应节点。如申请专利范围第1项之胞元库，其中该等扩散区具有在相对于胞元原点的共同高度上被界定之下边缘。如申请专利范围第1项之胞元库，其中该等扩散区具有在相对于胞元原点的共同高度上被界定之上边缘。如申请专利范围第1项之胞元库，其中该等扩散区具有被界定之共同垂直尺寸。一种减少浅沟槽隔离的方法，包含下列步骤：读取积体电路设计资料库中的条目，该积体电路设计资料库包含可经由积体电路设计自动化工具存取之胞元定义的例示；判断邻接非重叠的胞元例示是否在共同沟槽边界上具有相同物种及相同电位之扩散区，其中在图案化各胞元中的多晶矽闸极端之后植入该等扩散区；以及如果存在有该等相同物种及相同电位之扩散区，则更新该资料库以桥接该等相同物种及相同电位之扩散区，以便形成横跨该共同沟槽边界的连续扩散区。如申请专利范围第7项之方法，其中该等例示之该等邻接非重叠的例示是邻接于一列中。如申请专利范围第7项之方法，其中该等例示之该等邻接非重叠的例示是邻接于分开之列中。如申请专利范围第7项之方法，进一步包含下列步骤：判断该等相同物种及相同电位之扩散区是否将在电气上被耦合到电源供应节点；以及仅在该等相同物种及相同电位之扩散区将在电气上被耦合到电源供应节点时，桥接该等扩散区。一种积体电路，包含：被配置在列中之复数个标准胞元例示；至少一个浅沟槽，其自该复数个胞元例示之邻接非重叠的胞元例示的扩散区之间的空间形成，其中在图案化各胞元例示中的多晶矽闸极端之后植入该等扩散区；以及跨越该至少一个浅沟槽之连续扩散多边形区。如申请专利范围第11项之积体电路，其中该连续扩散区系在电气上被耦合到电源供应节点。如申请专利范围第11项之积体电路，其中该复数个标准胞元例示中之该至少两个各自包含至少一电晶体，该电晶体具有在该连续扩散区中形成的源极节点。如申请专利范围第11项之积体电路，其中该复数个标准胞元例示中之该至少两个是在一列中。如申请专利范围第11项之积体电路，其中该复数个标准胞元例示中之该至少两个是在不同列中。如申请专利范围第11项之积体电路，其中该复数个标准胞元例示形成记忆体控制器之核心。一种电子系统，包含：天线；被耦合到该天线之射频电路；以及被耦合到该射频电路之积体电路，该积体电路包含被配置在列中之复数个标准胞元例示、以及跨越沟槽之连续扩散区，该沟槽分隔该复数个标准胞元例示中之至少两个邻接非重叠的胞元例示的非连续扩散区，其中在图案化各胞元例示中的多晶矽闸极端之后植入该等非连续扩散区。如申请专利范围第17项之电子系统，其中该连续扩散区系在电气上被耦合到电源供应节点。如申请专利范围第17项之电子系统，其中该复数个标准胞元例示中之该至少两个邻接非重叠的胞元例示各自包含至少一电晶体，该电晶体具有在该连续扩散区中形成的源极节点之。如申请专利范围第17项之电子系统，其中该复数个标准胞元例示中之该至少两个邻接非重叠的胞元例示是在一列中。 |
