| 发明名称 | 一种BCH并行编码电路 | ||
| 摘要 | 本发明公开了一种BCH并行编码电路，其特征在于，包括：8位信息输入端mi，0<=i<8;一组校验码寄存器bj，1=<j<=t;t为校验码寄存器的个数；一组异或电路组S1j，1=<j<=t;t为校验码寄存器的个数，所述每组异或电路组S1j都包括8个异或电路；所述8位信息输入端mi分别都连接到异或电路组Sj。本发明可以在一个时钟周期内同时处理8位信息比特位，将8比特位数据输入并行编码电路中，其对应的校验码寄存器将会进行更新，当所有的信息码字输入结束以后，得到的校验码寄存器值即为生成的校验码。对闪存中的随机错误进行纠错，改进后的BCH并行编码电路在编码效率上获得了显著的提高。 | ||
| 申请公布号 | CN102761340A | 申请公布日期 | 2012.10.31 |
| 申请号 | CN201210283871.X | 申请日期 | 2012.08.10 |
| 申请人 | 济南微晶电子技术有限公司 | 发明人 | 孙涛;周莉;程彪 |
| 分类号 | H03M13/15(2006.01)I | 主分类号 | H03M13/15(2006.01)I |
| 代理机构 | 北京品源专利代理有限公司 11332 | 代理人 | 胡彬 |
| 主权项 | 一种BCH并行编码电路，其特征在于，包括：8位信息输入端mi，0<=i<8;一组校验码寄存器bj，1=<j<=t，t为校验码寄存器的个数； 一组异或电路组S1j，1=<j<=t，t为校验码寄存器的个数，所述每组异或电路组S1j都包括8个异或电路；所述8位信息输入端mi分别都连接到异或电路组S1j；所述校验码寄存器bj按照每8个一组的顺序分为t组Bj,1=<j<=t，所述每组校验码寄存器组Bj对应连接到所述异或电路组S1j，所述异或电路组S1j的输出端对应分别连接到选择组器Gj,1=<j<=t，所述选择器组Gj的输出端对应连接到异或电路组二S2j,1=<j<=t，所述每组校验码寄存器组Bj的上一组校验码寄存器组Bj－1的最后一个校验码寄存器也对应连接到所述异或电路S2j，所述异或电路S2j的输出端对应连接到校验码寄存器组Bj中对应的校验码寄存器上。 | ||
| 地址 | 250000 山东省济南市工业南路未来城商业街137# | ||