线路板及其制作方法及晶片封装结构

摘要

一种线路板的制作方法如下所述。提供一基底、一顶接垫、一底接垫、一顶防焊层与一底防焊层，顶接垫与底接垫分别配置于基底之相对的一顶面与一底面上，且顶接垫与底接垫电性连接，顶防焊层与底防焊层分别配置于顶面与底面上，顶防焊层具有一暴露出部分顶接垫的第一开口，底防焊层具有一暴露出部分底接垫的第二开口。接着，于底面上形成一覆盖底防焊层与底接垫的导电层，其与底接垫电性连接。然后，于导电层上形成具有一第三开口的一阻镀层。之后，透过第三开口对导电层施加一电流，以电镀一预凸块于顶接垫上。接着，移除阻镀层与导电层。

主权项

一种线路板的制作方法，包括：提供一基底、至少一顶接垫、至少一底接垫、一顶防焊层与一底防焊层，其中该顶接垫与该底接垫分别配置于该基底之相对的一顶面与一底面上，且该顶接垫与该底接垫电性连接，该顶防焊层与该底防焊层分别配置于该顶面与该底面上，该顶防焊层具有暴露出部分该顶接垫的一第一开口，该底防焊层具有暴露出部分该底接垫的一第二开口；于该底面上形成一导电层，该导电层覆盖该底防焊层与该底接垫，并与该底接垫电性连接；于该导电层上形成一阻镀层，该阻镀层具有一第三开口，该第三开口暴露出部分该导电层；透过该第三开口对该导电层施加一电流，以电镀一预凸块于该顶接垫上，其中该预凸块直接连接该顶接垫；移除该阻镀层；以及移除该导电层。如申请专利范围第1项所述之线路板的制作方法，其中该预凸块具有突出于该顶防焊层的一突出部，该突出部的最大宽度大于或等于该第一开口的宽度。如申请专利范围第1项所述之线路板的制作方法，其中该预凸块具有突出于该顶防焊层的一突出部，该突出部的最大宽度小于或等于该顶接垫的宽度。如申请专利范围第1项所述之线路板的制作方法，更包括：于移除该导电层之后，于该预凸块以及该底接垫之暴露于第二开口的部分上分别形成一第一表面处理层与一第二表面处理层。如申请专利范围第4项所述之线路板的制作方法，其中形成该第一表面处理层的方法包括进行一化镍金制程、一化镍钯制程、一化钯金制程或一化镍钯金制程。如申请专利范围第4项所述之线路板的制作方法，其中形成该第二表面处理层的方法包括进行一化镍金制程、一化镍钯制程、一化钯金制程或一化镍钯金制程。如申请专利范围第1项所述之线路板的制作方法，其中形成该导电层的方法包括无电镀法。如申请专利范围第1项所述之线路板的制作方法，其中形成该阻镀层的方法包括：于该导电层上全面形成一感光材料层；以及以曝光显影的方式图案化该感光材料层，以形成该第三开口，而暴露出部分该导电层。一种线路板，包括：一基底，具有相对的一顶面与一底面；至少一顶接垫，配置于该顶面上；一顶防焊层，配置于该顶面上并覆盖部分该顶接垫，该顶防焊层具有暴露出部分该顶接垫的一第一开口；一预凸块，配置于该顶接垫上并直接连接该顶接垫且位于该第一开口中，该预凸块具有突出于该顶防焊层的一突出部，该突出部的最大宽度小于或等于该顶接垫的宽度；至少一底接垫，配置于该底面上，并电性连接至该顶接垫，以作为形成该预凸块的电镀路径；以及一底防焊层，配置于该底面上并覆盖部分该底接垫，该底防焊层具有暴露出部分该底接垫的一第二开口。如申请专利范围第9项所述之线路板，其中该突出部的最大宽度大于或等于该第一开口的宽度。如申请专利范围第9项所述之线路板，其中该突出部具有一凸弧面。如申请专利范围第11项所述之线路板，其中突出部与该顶防焊层的接触角小于90度。如申请专利范围第9项所述之线路板，更包括：一第一表面处理层，配置于该突出部上；以及一第二表面处理层，配置于该底接垫之暴露于第二开口的部分上。如申请专利范围第13项所述之线路板，其中该第一表面处理层的材质包括镍、钯、金以及其组合之合金。如申请专利范围第13项所述之线路板，其中该第二表面处理层的材质包括镍、钯、金以及其组合之合金。如申请专利范围第9项所述之线路板，其中该线路板更包括配置于该顶面上的一顶线路层，且部分该顶线路层构成该顶接垫，该顶线路层不具有与形成该预凸块有关的电镀线。如申请专利范围第9项所述之线路板，其中该线路板更包括配置于该底面上的一底线路层，且部分该底线路层构成该底接垫，该底线路层不具有与形成该预凸块有关的电镀线。如申请专利范围第9项所述之线路板，其中该预凸块直接接触该顶接垫以及该第一开口的内壁。如申请专利范围第9项所述之线路板，其中该预凸块为一导电凸块。如申请专利范围第9项所述之线路板，其中该预凸块为一金属凸块。如申请专利范围第9项所述之线路板，其中该预凸块为一铜凸块。如申请专利范围第9项所述之线路板，其中该基底包括：一核心层，具有相对的一上表面与一下表面；一核心导电通道，贯穿该核心层；至少一上介电层，配置于该上表面上；至少一上导电通道，贯穿该上介电层，并电性连接该核心导电通道与该顶接垫；至少一下介电层，配置于该下表面上；以及至少一下导电通道，贯穿该下介电层，并电性连接该核心导电通道与该底接垫，其中，该顶接垫透过该上导电通道、该核心导电通道与该下导电通道电性连接至该底接垫。一种晶片封装结构，包括：一线路板，包括：一基底，具有相对的一顶面与一底面；至少一顶接垫，配置于该顶面上；一顶防焊层，配置于该顶面上并覆盖部分该顶接垫，该顶防焊层具有暴露出部分该顶接垫的一第一开口；一预凸块，配置于该顶接垫上并直接连接该顶接垫且位于该第一开口中，该预凸块具有突出于该顶防焊层的一突出部，该突出部的最大宽度小于或等于该顶接垫的宽度；至少一底接垫，配置于该底面上，并电性连接至该顶接垫，以作为形成该预凸块的电镀路径；一底防焊层，配置于该底面上并覆盖部分该底接垫，该底防焊层具有暴露出部分该底接垫的一第二开口；一晶片，配置于该线路板上，且该晶片上配置有位置对应该预凸块的至少一晶片接垫；以及至少一焊料凸块，配置于该晶片与该线路板之间，以连接该预凸块与该晶片接垫。如申请专利范围第23项所述之晶片封装结构，其中该突出部的最大宽度大于或等于该第一开口的宽度。如申请专利范围第23项所述之晶片封装结构，其中该突出部具有一凸弧面。如申请专利范围第25项所述之晶片封装结构，其中突出部与该顶防焊层的接触角小于90度。如申请专利范围第23项所述之晶片封装结构，更包括：一第一表面处理层，位于该突出部与该焊料凸块之间；以及一第二表面处理层，配置于该底接垫之暴露于第二开口的部分上。如申请专利范围第23项所述之晶片封装结构，其中该线路板更包括配置于该顶面上的一顶线路层，且部分该顶线路层构成该顶接垫，该顶线路层不具有与形成该预凸块有关的电镀线。如申请专利范围第23项所述之晶片封装结构，其中该线路板更包括配置于该底面上的一底线路层，且部分该底线路层构成该底接垫，该底线路层不具有与形成该预凸块有关的电镀线。如申请专利范围第23项所述之晶片封装结构，其中该预凸块的熔点不同于该焊料凸块的熔点。如申请专利范围第23项所述之晶片封装结构，其中该预凸块直接接触该顶接垫以及该第一开口的内壁。如申请专利范围第23项所述之晶片封装结构，其中该预凸块为一导电凸块。如申请专利范围第23项所述之晶片封装结构，其中该预凸块为一金属凸块。如申请专利范围第23项所述之晶片封装结构，其中该预凸块为一铜凸块。如申请专利范围第23项所述之晶片封装结构，更包括：一焊球，配置于该底接垫上。如申请专利范围第23项所述之晶片封装结构，更包括：一凸块底金属层，配置于该焊料凸块与该晶片接垫之间。