高速缓存装置、运算处理装置及其控制方法

摘要

本发明提供高速缓存装置、运算处理装置及其控制方法。高速缓存装置构成为具有：数据保持部，其具备多个具有多个高速缓存行的路径；交替数据寄存器，其保持数据保持部所具有的高速缓存行的1行数据或高速缓存行的一部分数据；交替地址寄存器，其保持指示在数据保持部中产生了故障的故障高速缓存行和故障高速缓存行内的故障产生部的索引地址；交替路径寄存器，其保持包含故障产生部的路径信息；地址匹配电路，其在对数据保持部进行访问的情况下，对在访问中使用的索引地址和交替地址寄存器所保持的索引地址进行比较；以及路径匹配电路，其在对数据保持部进行访问的情况下，对在访问中使用的路径信息和交替路径寄存器所保持的路径信息进行比较。

主权项

一种高速缓存装置，其特征在于，该高速缓存装置具有：数据保持部，其具备多个路径，各路径具有多个高速缓存行，在所述高速缓存行中保持数据；交替数据寄存器，其保持所述数据保持部所具有的高速缓存行的1行数据或所述高速缓存行的一部分数据；交替地址寄存器，其保持用于高速缓存访问的索引地址，该索引地址指示在所述数据保持部中产生了故障的故障高速缓存行和所述故障高速缓存行内的故障产生部；交替路径寄存器，其保持所述数据保持部中的、包含所述数据保持部的故障位的路径的路径信息；地址匹配电路，其在对所述数据保持部进行访问的情况下，对在访问中使用的索引地址和所述交替地址寄存器所保持的所述索引地址进行比较；以及路径匹配电路，其在对所述数据保持部进行访问的情况下，对在访问中使用的路径信息和所述交替路径寄存器所保持的路径信息进行比较。