发明名称 半导体器件的制造方法
摘要 本发明提供了一种半导体器件的制造方法,该制造方法能提高半导体器件性能。使用在栅极电极(GE1、GE2、GE3和GE4)的侧壁之上形成的偏置间隔体对半导体衬底(1)的nMIS区(1A和1B)和pMIS区(1C和1D)施加离子注入,由此形成用于源极和漏极的延伸区。在这种情况下,使用不同的光刻胶图案用于nMIS区(1A和1B)和pMIS区(1C和1D)中的每一个,以分别进行相应的离子注入。每次重新形成光刻胶图案,偏置间隔体也被重新形成。
申请公布号 CN102738003A 申请公布日期 2012.10.17
申请号 CN201210100926.9 申请日期 2012.04.05
申请人 瑞萨电子株式会社 发明人 菅野至
分类号 H01L21/336(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 王茂华
主权项 一种半导体器件的制造方法,所述半导体器件包括在半导体衬底的第一区中的第一MISFET和在半导体衬底的第二区中的第二MISFET,所述制造方法包括以下步骤:(a)制备所述半导体衬底;(b)在所述步骤(a)之后,分别在所述第一区中的半导体衬底之上形成用于所述第一MISFET的第一栅极结构和在所述第二区中的半导体衬底之上形成用于所述第二MISFET的第二栅极结构;(c)在所述步骤(b)之后,在所述半导体衬底之上形成第一材料膜以便覆盖所述第一栅极结构和所述第二栅极结构;(d)在所述步骤(c)之后,在所述第一材料膜之上形成覆盖所述第二区并暴露出所述第一区的第一掩模层;(e)在所述步骤(d)之后,利用所述第一掩模层作为离子注入阻挡掩模,在所述第一区中的半导体衬底上进行第一离子注入;(f)在所述步骤(e)之后,去除所述第一掩模层;(g)在所述步骤(f)之后,去除所述第一材料膜;(h)在所述步骤(g)之后,在所述半导体衬底之上形成第二材料膜以便覆盖所述第一栅极结构和所述第二栅极结构;(i)在所述步骤(h)之后,在所述第二材料膜之上形成覆盖所述第一区并暴露出所述第二区的第二掩模层;(j)在所述步骤(i)之后,利用所述第二掩模层作为离子注入阻挡掩模,在所述第二区中的半导体衬底上进行第二离子注入;(k)在所述步骤(j)之后,去除所述第二掩模层;其中所述第一栅极结构和所述第二栅极结构中的每一个包括栅极绝缘膜和在所述栅极绝缘膜之上形成的栅极电极,以及其中在所述步骤(g)中,暴露出所述第一栅极结构和所述第二栅极结构。
地址 日本神奈川县
您可能感兴趣的专利