锁存器电路及操作与可编程存储器装置相关联的锁存器电路的方法

摘要

一种改进的CMOS高电压锁存器(100)存储待写入到非易失性存储器的存储器单元的数据位，所述CMOS高电压锁存器(100)具有两个交叉耦合的CMOS反相器(102、104)。一个反相器(104)具有下拉分支，其包含连接在锁存器输出节点与连接到接地的第二高电压低阈值NMOS下拉晶体管(118)之间的通过栅极高电压NMOS晶体管(116)。所述NMOS晶体管(116)的栅极接收具有逻辑高值的备用信号以在所述CMOS锁存器(100)处于数据载入操作模式中时和在高电压写入操作模式期间接通所述NMOS晶体管(116)。所述NMOS晶体管(118)进而将所述第二NMOS下拉晶体管(118)上的电压限制于小于所述备用信号，从而减小来自第二NMOS下拉晶体管(118)的穿通电流和漏极到衬底泄漏。

主权项

一种锁存器电路，其包括：第一和第二交叉耦合反相器，每一反相器具有连接到电源电压的PMOS晶体管和连接到接地的NMOS晶体管，其中所述PMOS和NMOS晶体管的栅极在第一节点处接合，且所述PMOS和NMOS晶体管的漏极在第二节点处接合，第一反相器的第一节点连接到第二反相器的第二节点，第一反相器的第二节点连接到第二反相器的第一节点且连接到用于施加重设电压的晶体管构件；以及通过栅极高电压NMOS晶体管，其插入在所述第二反相器的所述PMOS与所述NMOS晶体管之间，用于将备用电压施加于所述第二反相器的所述NMOS晶体管，进而将所述NMOS晶体管处的电压限制于由所述备用电压建立的电压。