| 主权项 |
一种嵌埋半导体元件之封装基板，系包括：基板本体，系具有至少一开口；半导体晶片，系固定于该开口中，且具有相对应之作用面及非作用面，于该作用面上设有复数电极垫；第一介电层，系设于该基板本体及半导体晶片之作用面上，该第一介电层上具有复数第一开孔及与其连通之第一开槽，且该些第一开孔并对应露出各该电极垫；以及第一线路层，系设于该第一开槽中，并于该第一开孔中设有第一导电盲孔，以电性连接该些电极垫，其中，该第一导电盲孔直接作为电性连接垫，以令该第一线路层之线路直接电性连接该第一导电盲孔。如申请专利范围第1项之嵌埋半导体元件之封装基板，复包括有结合材料，系设于该基板本体之开口与该半导体晶片之间的间隙中，以将该半导体晶片固定于该基板本体之开口中。如申请专利范围第2项之嵌埋半导体元件之封装基板，其中，该结合材料与第一介电层系为相同或不同材料。如申请专利范围第1项之嵌埋半导体元件之封装基板，其中，该第一线路层之线路之宽度系小于或等于该第一导电盲孔之直径。如申请专利范围第1项之嵌埋半导体元件之封装基板，复包括增层结构，系设于该第一介电层及第一线路层上，该增层结构系包括至少一具有第二开孔及第二开槽之第二介电层、设于该第二介电层之第二开槽中之第二线路层、以及复数设于该第二介电层之第二开孔中并电性连接该第一线路层及第二线路层之第二导电盲孔。如申请专利范围第5项之嵌埋半导体元件之封装基板，其中，该第二线路层之线路之宽度系小于或等于该第二导电盲孔之直径。如申请专利范围第5项之嵌埋半导体元件之封装基板，其中，该增层结构之最外层线路复具有复数电性接触垫。如申请专利范围第7项之嵌埋半导体元件之封装基板，复包括防焊层，系设于该增层结构之最外层上，且该防焊层中具有复数防焊层开孔，以对应外露各该电性接触垫。一种嵌埋半导体元件之封装基板之制法，系包括：提供一基板本体，系具有至少一开口；于该开口中固定有半导体晶片，该半导体晶片具有相对应之作用面及非作用面，且该作用面具有复数电极垫；于该基板本体及半导体晶片之作用面上形成有第一介电层，该第一介电层上形成有复数第一开孔及与其连通之第一开槽，且该第一开孔并对应露出各该电极垫；以及于该第一开槽中形成有第一线路层，并于该些第一开孔中形成有第一导电盲孔，以对应电性连接各该电极垫，其中，该第一导电盲孔直接作为电性连接垫，以令该第一线路层之线路直接电性连接该第一导电盲孔。如申请专利范围第9项之嵌埋半导体元件之封装基板之制法，复包括于该基板本体之开口与该半导体晶片之间的间隙中形成有结合材料，以将该半导体晶片固定于该开口中。如申请专利范围第10项之嵌埋半导体元件之封装基板之制法，其中，该结合材料与第一介电层系为相同或不同材料。如申请专利范围第9项之嵌埋半导体元件之封装基板之制法，其中，该第一线路层之制法，系包括：于该第一介电层、第一开孔之孔壁、第一开槽之侧壁及电极垫上形成有导电层；于该导电层上电镀形成有金属层，并于该第一开孔中形成该第一导电盲孔，且于该第一开槽中形成有第一线路层；以及移除未形成该第一线路层之金属层及导电层。如申请专利范围第9项之嵌埋半导体元件之封装基板之制法，其中，该第一线路层之线路之宽度系小于或等于该第一导电盲孔之直径。如申请专利范围第9项之嵌埋半导体元件之封装基板之制法，复包括于该第一介电层及第一线路层上形成有增层结构，该增层结构系包括至少一具有第二开孔及第二开槽之第二介电层、形成于该第二介电层之第二开槽中的第二线路层、以及复数形成于该第二介电层之第二开孔中并电性连接该第一线路层及第二线路层之第二导电盲孔。如申请专利范围第14项之嵌埋半导体元件之封装基板之制法，其中，该第二线路层之线路之宽度系小于或等于该第二导电盲孔之直径。如申请专利范围第14项之嵌埋半导体元件之封装基板之制法，其中，该增层结构之最外层线路上复形成有电性接触垫。如申请专利范围第16项之嵌埋半导体元件之封装基板之制法，复包括于该增层结构之最外层上形成有防焊层，且该防焊层中形成有复数防焊层开孔，以对应外露各该电性接触垫。 |
