| 发明名称 | 信号接收电路、存储器控制器、处理器、计算机以及相位控制方法 | ||
| 摘要 | 从存储器（4）等信号源接收信号的信号接收电路（2）具备相位检测部（10）和延迟控制部（12）。上述相位检测部（10）检测接收信号与时钟信号的相位差。上述延迟控制部（12）具备第一延迟部（相位延迟部（16））和第二延迟部（相位延迟部（18））。在第一延迟部中接收上述相位差，在不超过以规定相位差为单位的延迟量的范围使上述接收信号的相位延迟。在第二延迟部中，当上述相位差超过上述规定相位差时，以上述规定相位差为单位来变更上述接收信号的延迟量。 | ||
| 申请公布号 | CN102667732A | 申请公布日期 | 2012.09.12 |
| 申请号 | CN200980163066.X | 申请日期 | 2009.12.25 |
| 申请人 | 富士通株式会社 | 发明人 | 德广宣幸 |
| 分类号 | G06F12/00(2006.01)I;G06F1/12(2006.01)I;H04L7/00(2006.01)I | 主分类号 | G06F12/00(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 李伟;阎文君 |
| 主权项 | 一种信号接收电路，其特征在于，具备：相位检测部，其检测接收信号与时钟信号的相位差；和延迟控制部，其接收上述相位差，在不超过以规定相位差为单位的延迟量的范围使上述接收信号的相位延迟，当上述相位差超过上述规定相位差时，以上述规定相位差为单位来变更上述接收信号的延迟量。 | ||
| 地址 | 日本神奈川县 | ||